八位RISCCPU设计和实现
时间:2025-05-15
时间:2025-05-15
八位RISCCPU设计和实现
委纠犬学
硕士学位论文
(2006届)
八位RISC—CPU设计和实现
TheDesignof8bitsP,/SC—CPU
研究生姓名竖羞——
通信与信息系兢
集成电_路设计
2D06年5月指导教师姓名——至堕塑董塾蔓专业名称研究方向论文提交El期
八位RISCCPU设计和实现
八位RISC-CPU设计和实现中文摘要
八位RISC.CPU设计和实现
中文摘要
本设计选题是基于与企业的一个合作项目,项目名称是“集成电路设计工程师入职培训”课程建设,主要工作是以RISC-CPU为实例,开发一个集成电路设计流程。
RISC即精简指令集计算机(ReducedInstructionSetComputer)的缩写。RISC与一般的CPU相比不仅只是简化了指令系统,而且是通过简化指令系统使计算机的结构更加简单合理,从而提高了运算速度。
本文对RISC.CPU的架构进行了探讨,介绍了如何设计RISC-CPU,并且立足于八位的RISC.CPU设计实例,以多种EDA工具——Cadence公司的NC-Verilog仿真工具,Synopsys公司的DesignCompiler逻辑综合工具,Cadence公司的SOCEncounter布局布线工具,Mentor公司的Calibre版图验证工具协同设计,系统而全面地介绍了砌sc_CPu设计实例从模块划分、设计输入、功能仿真、逻辑综合、时序仿真、布局布线到版图验证等各环节的流程和方法。同时本文在设计中采用了低功耗和探讨了流水线设计方法,使电路的性能更加完善。
关键词:RISC.CPU、功能仿真、时序仿真、逻辑综合、布局布线、版图验证
●
作者:陈芳指导老师:王明湘黄秋萍
八位RISCCPU设计和实现
TheDesignof8bitsRISC-CPU
Abstract
nedesignisbasedonaprojectofcooperatingwithallICdesigncooperation.Thepurposeofthe
focusesOnaprojectistobuildtheCOUI'∞fortheFreshICandesignengineel鼍.耽eprojectRISC-CPUanddevelopsICdesignflow.
RISCistheacronymofReducedInstructionSotComputer.ComparedwiththecommonCPU,RISCnotonlysimplifiestheinsUuctionsetbutalsomakesthecomputerconstructionsimplerandmorereasonable.ConsequentlyitincreasestheworkFrequency.
mspap盯discussestheconstructionofRSIC CPUand
RISC-CPU.Thenthepaperfocusesonintroduceshowtodesignaan8bitsRSIC-CPU.Combined1】vilhmulti-EDAtool警_——NC—VeilingsimulationtoolFromCadence,DesignCompilersynthesistoolfromsynopsys,SOCEncounterplacementandmutingtoolfromCadenceandCalibrelayoutverificationtoolfromMentor,itcomprehensivelyandsystemataciallyintroducestheflowandmethodologyofRISC CPUdesignwhichisfrommodulepartition,designimport,functionsimulation,logicsynthesis,timingsimulation,placementandmutingtolayoutverification.Meanwhile.10w
design'srequirements.powerdesignandpipelinedesignaresetforthtosatisfythe
Keywords-RISC-CPU、functionsimulation、timingsimulation、logicsynthesis、placementandmuting、layoutverification
WrittenbyFangChen
SupervisedbyMingxiangWang,QiupingHuangⅡ
八位RISCCPU设计和实现
苏州大学学位论文独创 …… 此处隐藏:9050字,全部文档内容请下载后查看。喜欢就下载吧 ……