基于FPGA的光电数据采集和处理采集系统设计(13)

基于FPGA的光电数据采集和处理采集系统设计

尽管FPGA以及其它类型的PLD器件的结构各有其特点和处，但是概括起来它都是由三大部分组成的:

1）一个二维的逻辑块阵列，构成CPLD器件的逻辑组成核心。 2）输入/输出模块。

3）连接逻辑块的互联资源，连线资源由各种长度的线段组成，也包括用于连接逻辑块之间，逻辑块与输入输出部分的可编程连接开关。

图 3-1 FPGA内部结构图

同样，还有一个时钟电路用于驱动时钟信号到每一个逻辑模块中的每一个触发器。另外，还可能有额外的逻辑资源，像ALU、存储器和译码器[9]。

3.2.1 可编程逻辑块阵列

可配置逻辑模块（CLB）包含了FPGA的可编程逻辑。典型的CLB，它包含了用于任意组合逻辑函数的RAM；还包含了用于钟控存储单元的触发器和多路选择器，这样就便于在模块中为逻辑电路布线以及模块内部的逻辑电路与外部资源之间的布线连接。这些多路选择器还允许极性的选择、复位输入和清除输入选择。

注意，逻辑输出不需要通过触发器。设计者可以利用一个CLB产生简单的组合逻辑。正因为如此，多个CLB能够，而且经常被连接在一起，以实现复杂的布尔逻辑。FPGA的这种优于CPLD的优点，意味着设计者能够用几个CLB串联在一起来实现非常复杂的逻辑。不幸的是，在一个FPGA中传递时是全部延时的总量。因此这个优点也导致了所做的设计在速度方面的全面下降[10]。

3.2.2 可编程输入/输出块

可配置I/O模块适用于将信号传送到芯片上，然后再将信号传出芯片。输出缓冲器B1有可编程的控制器，它们可以是缓冲器成为三态或集电极开路状态，并且可控制缓冲器的输出摆率。这些控制端允许FPGA输出到大多数标准的TTL或CMOS器件。输入