差分信号电路的设计

ＬＶＤＳ（Ｌｏｗ－ＶｏｌｔａｇｅＤｉｆｆｅｒｅｎｔｉａｌＳｉｇｎａｌｉｎｇ）设计及应用

表３．１ＬＶＤＳ驱动器直流与交流电特性

言濑ＰａｒａｍｅｔｅｒＣｏｎｄｉｔｉｏｎｓＭｉｎｉｍｕｍＴｙｐｉｃａｌＭａｘｉｍｕｍ

Ｖ曲Ｏｕｔｐｕｔｖｏｌｔａｇｅｈｉｇｈ，Ｖ∞ｏｒＶｏｂＲｌｏａｄ＝１００ｌＱ±１５％１４７５ｍＶ

ＶａＯｕｔｐｕｔｖｏｌｔａｇｅｌｏｗ，Ｖ０４ｏｒＶｅｂＲ１０ａｄ＝１００Ｑ±１５％９２５ｍＶ

Ｉ‰ｌＯｕｔｐｕｔｄｉｆｆｅｒｅｎｔｉａｌｖｏｌｔａｇｅＲＩｏａｄ二１００Ｑ±１５％２５０ｍＶ４５０ｍＶ

ＵＯｕｔｐｕｔｏｆｆｓｅｔｖｏｌｔａｇｅＲｌｏａｄ＝１００Ｑ±１５％１１２５ｍＶ１２５０ｍＶ１３７５ｍＶ

ＩＡ‰ＣｈａｎｇｅｉｎＩ‰Ｉｂｅｔｗｅｅｎ一０ａｎｄＲｌｏａｄ＝１００Ｑ±１５％５０ｍＶ／１５０ｍ

‘１’Ｖ舞

△Ｖ∞ＣｈａｎｇｅｉｎＶ∞ｂｅｔｗｅｅｎ‘０’ａｎｄ‘１’Ｒｌｏａｄ＝１００Ｑ±１５％５０ｍＶ

Ｉ媳ＩＩｂＯｕｔｐｕｔｃｕｒｒｅｎｔＤｒｉｖｅｒｓｈｏａｅｄｔｏ２４ｍＡ

ｇｒｏｕｎｄ

ＩｍＯｕｔｐｕｔｃｕｒｒｅｎｔＤｒｉｖｅｒｓｓｈｏｏｅｄ１２ｍＡ

ｔｏｇｅｔｈｅｒ

＃‘５０ｍＶ’ｉＪｆｏｒｓｔｅａｄｙｓｔａｔｅａｎｄ‘１５０ｒａＶ＇ｆｏｒｄｙｎａｍｉｃ．

诹ＰａｒａｍｅｔｅｒＣｏｎｄｉｔｉｏｎｓＭｉｎＭａｘ

ＣｌｏｃｋＣｌｏｃｋｓｉｇｎａｌｄｕｔｙｃｙｃｌｅ２５０ＭＨｚ４５％５５％

ｔｆａｌｌＶ“ｆａｌｌｔｉｍｅ，２０－８０％ＲＭ＝ＩＯＯＱ±１５％２６０ｐｓ０．３＋Ｔｕ甜

ｔｍＶｏａｒｉｓｅｔｉｍｅ．２０－８０％Ｒ１０ａｄ＝ｌＯＯｆｊ±１５％２６０ｐｓＯ．３ Ｔｕｉ

ＴＩｋｗｌｌｔｐｈｈ－铀岫Ｉｏｒｌｔｐｈｍ一～Ｉｈｌ，ｄｉｆｆｅｒｅｎｔｉａｌＲ１０ａｄ＝１００ｆ２－＊１５％５０ｐｓ

ｓｋｅｗ

群弛ｆ括ｔｈｅｕｎｉｔｉｎｔｅｒｖａｌ：

３．２差分信号抗噪特性从差分信号传输线路上可以看出，若是理想状况，线路没有干扰时，在