LVDS(Low-Voltage+Differential+Signaling)设计及应用(10)

时间:2025-02-23

差分信号电路的设计

!LVDS(Low-VoltageD/fferentialsigIlaling)设计及应用

图2.1bFO示意图b

2.1.2ESD保护

静电多由绝缘体物体问互相磨擦或干燥空气与绝缘物磨擦产生.当它能量积

累到一定程度,防碍它中和的绝缘体再也阻挡不住时,即发生剧烈放电。即静电放电(ESD),这时的最高电压可达几千乃至几万伏.势必对静电敏感组件造成损害。

静电放电(ESo)及电气过载(EOS)对电子元器件造成损害的主要机理有:热二

次击穿:金属镀层熔融:介质击穿:气弧放电:表面击穿:体击穿等。

ESD的特殊性:一是静电的产生和积累要一定的条件和过程,所以未加保护也

不见得件件产品都会受到ESD伤害,有一定的”偶然性;二是由于多数情况下ESD能量都较小,所以受到ESD伤害的也并不表现为立即报废,有些仅表现为漏电增加,工作不稳定,甚至在出厂测试中一时表现不明显。

静电放电的模式以及工业测试标准:因ESD产生的原因及其对集成电路放电

的方式不同,ESD目前被分类为下列四类:

(1)人体放电模式(Human—BodyModel,HBM)

(2)机器放电模式(MachineModel.MM)

(3)组件充电模式(Charged-DeviceModel,CDM)

(4)电场感应模式(Field—InducedModel,FIM)其中主要放电模式在集成电路产品的ESD规格如表2.1所示:

LVDS(Low-Voltage+Differential+Signaling)设计及应用(10).doc 将本文的Word文档下载到电脑

精彩图片

热门精选

大家正在看

× 游客快捷下载通道(下载后可以自由复制和排版)

限时特价:7 元/份 原价:20元

支付方式:

开通VIP包月会员 特价:29元/月

注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信:fanwen365 QQ:370150219