基于VHDL的数字电子钟系统设计(9)

时间:2025-07-04

集大集成软件设计,电子钟设计

就从你设置的时间开始计时,就实现了时间设置功能。

(以上只是各个模块的一小段VHDL程序,详细的程序请看附录。)

十、各个模块的波形仿真结果:

图2

结果分析:预置初始值为0,因此由0计数到59,之后出现进位clk1=1. 2、minute模块

图4

结果分析:预置初值为12,因此由12计数到59,最终回0,波形注释大致和second模块注释一样。

3、Hour模块:

基于VHDL的数字电子钟系统设计(9).doc 将本文的Word文档下载到电脑

精彩图片

热门精选

大家正在看

× 游客快捷下载通道(下载后可以自由复制和排版)

限时特价:7 元/份 原价:20元

支付方式:

开通VIP包月会员 特价:29元/月

注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信:fanwen365 QQ:370150219