关于CMOS工艺的流程的幻灯片的详细介绍

集成电路工艺基础8、双极和CMOS集成电路工艺集成 、双极和 集成电路工艺集成微电子学院 戴显英 2009年8月 年 月1

关于CMOS工艺的流程的幻灯片的详细介绍

课程内容1、引言 、 2、硅片制备与高温工艺(拉单晶、氧化、扩散) 、硅片制备与高温工艺(拉单晶、氧化、扩散) 3、薄膜生长(PVD和CVD) 、薄膜生长( 和 ) 4、掺杂技术(扩散、注入) 、掺杂技术(扩散、注入) 5、光刻与刻蚀工艺(曝光、刻蚀) 、光刻与刻蚀工艺(曝光、刻蚀) 6、金属化与多层互连(薄膜淀积、介质) 、金属化与多层互连(薄膜淀积、介质) 7、CMOS集成电路工艺流程 、 集成电路工艺流程

8、双极和CMOS集成电路工艺集成 、双极和 集成电路工艺集成Dai Xianying2

关于CMOS工艺的流程的幻灯片的详细介绍

8 双极和 双极和CMOS集成电路 集成电路 工艺集成通常把运用各类单项工艺技术(外延、氧化、 扩散、离子注入、气相淀积、光刻腐蚀以及 金属化等工艺)形成电路结构的制造过程， 称为集成电路的工艺集成。

Dai Xianying

关于CMOS工艺的流程的幻灯片的详细介绍

ULSI技术中较为典型的双 阱CMOS工艺制造的COMS集 成电路的一部分

标准埋层双极集成电路工 艺制造的集成电路的一部分

Dai Xianying

关于CMOS工艺的流程的幻灯片的详细介绍

集成电路中的隔离为什么隔离： 避免器件工作时相互影响。

MOS集成电路的隔离：LOCOS隔离工艺；侧墙掩蔽的隔离工艺；浅槽隔离等。

双极集成电路的隔离：pn结隔离工艺； 深槽隔离工艺。Dai Xianying5

关于CMOS工艺的流程的幻灯片的详细介绍

集成电路中的隔离1.自隔离 . 由于MOSFET源、漏与衬底的导电类型不同，所以本身就是被 PN结所隔离，即自隔离(self-isolated)。

Dai Xianying

关于CMOS工艺的流程的幻灯片的详细介绍

集成电路中的隔离2.寄生晶体管 .

MOS集成电路中的隔离主要是防止形成寄生的导电沟道， 即防止场区的寄生场效应晶体管开启。Dai Xianying7

关于CMOS工艺的流程的幻灯片的详细介绍

集成电路中的隔离3.防止寄生场效应晶体管开启的方法 . 提高寄生场效应晶体管的阈值电压使寄生场效应晶体管的 阈值电压高于集成电路的工作电压。

通常场区的阈值电压需要比集成电路的电源电压高3-4V, 以使相互隔离的两个MOSFET的泄漏电流小于1pA。

Dai Xianying

关于CMOS工艺的流程的幻灯片的详细介绍

集成电路中的隔离4.提高寄生晶体管阈值电压的方法 .

1)、增加场区SiO2的厚度； (但是过厚的氧化层将产生过高的台阶，从而 引起台阶覆盖的问题) 2)、增大氧化层下沟道的掺杂浓度，即形成 沟道阻挡层。

Dai Xianying

关于CMOS工艺的流程的幻灯片的详细介绍

集成电路中的隔离5.局部氧化工艺(LOCOS) .局部氧化工艺( )

优点： 1. 可 以 减 小 表 面 的 台阶高度； 2. 和 高 浓 度 杂 质 注 入是一次光刻完成 的。

Dai Xianying

关于CMOS工艺的流程的幻灯片的详细介绍

集成电路中的隔离缺点：1、鸟嘴侵蚀有源区； 2、不利于后序工艺中的平 坦化； 3、杂质重新分布。

Dai Xianying

关于CMOS工艺的流程的幻灯片的详细介绍

6.对LOCOS隔离

工艺的改进 . 隔离工艺的改进

1)回刻的LOCOS工艺； 2)多晶硅缓冲层的LOCOS工艺； 3)界面保护的局部氧化工艺(Sealed-Interface Local Oxidation, SILO); 4 ) 侧 墙 掩 蔽 的 隔 离 工 艺 ( Side-wall-Maskde Isolation Technology,SWAMI); 5)浅槽隔离(Shallow Trench Isolation,STI)等。

Dai Xianying

关于CMOS工艺的流程的幻灯片的详细介绍

4)侧墙掩蔽的隔离工艺(SWAMI)

Dai Xianying

关于CMOS工艺的流程的幻灯片的详细介绍

5)、浅槽隔离(STI,Shallow Trench Isolation)

0.25µm以下 IC的标准器件隔离

Dai Xianying

关于CMOS工艺的流程的幻灯片的详细介绍

5)、浅槽隔离(STI)

Dai Xianying

关于CMOS工艺的流程的幻灯片的详细介绍

双极集成电路中的隔离1.pn结隔离 . 结隔离为了提高pn结的击穿电压，降低收集区-衬底的结电容，p型隔 离区不能和n+埋层相接触。 设计时要考虑 n+埋层和p型扩散区的横向扩散距离。 优点：工艺简单 缺点：IC的有效面积减少； 引入了大的集电区-衬底和 集电区-基区电容。

Dai Xianying

关于CMOS工艺的流程的幻灯片的详细介绍

双极集成电路中的隔离2.深槽隔离技术 . 工艺：在器件之间刻出深度大于3um的沟槽，采用二氧化硅或 多晶硅回填，用CMP使之平坦化。 优点：1)减少了器件面积 2)减小了发射极-衬底间的寄生电容 3)增大双极晶体管收集极之间的击穿电压。 缺点：工艺复杂、成本较高。Dai Xianying17

关于CMOS工艺的流程的幻灯片的详细介绍

CMOS集成电路的工艺集成 集成电路的工艺集成1)、阱(well) 在硅衬底上形成掺杂类型与硅衬底相反的 区域，有n阱、p阱和双阱(twin-well)。

P 阱 工 艺 ： 易 实 现 nMOS 和 pMOS 的 性 能 匹 配，适于静态逻辑电路 n阱工艺：易获得高性能的nMOS,适于微处 理器、DRAM。

Dai Xianying

关于CMOS工艺的流程的幻灯片的详细介绍

2)、双阱工艺 双阱CMOS工艺 在极轻掺杂的硅衬 底上分别形成n阱 和p阱。 双阱制备工艺 往往是在同一次光 刻中完成的。Dai Xianying19

关于CMOS工艺的流程的幻灯片的详细介绍

CMOS集成电路中的栅电极 集成电路中的栅电极CMOS IC的要求： 1) CMOS逻辑电路中的n沟和p沟器件具有数值上相同 的阈值电压 2)阈值电压应尽可能低 例如， 驱动电压为5V,阈值电压的典型值在±0.8V。

Dai Xianying

关于CMOS工艺的流程的幻灯片的详细介绍

CMOS集成电路中的栅电极 集成电路中的栅电极阈值调整：在同一芯片上分别使用n+和p+多晶硅栅电极 优点：使得nMOS与pMOS在阈值电压、沟道长度、沟道掺杂等多 方面对称。 缺点：1)p+多晶硅栅中的硼非常容易扩散通过很薄的栅氧化层 进入到pMOS的沟道中 2)不同掺杂区域中的杂质还容易出现互扩散问题

Dai Xianying