CPU发送数据到存储器或I/O端口；DT/为低电平时，

CPU接收来自存储器或I/O端口的数据。

（6）DEN：数据允许控制信号，输出，三态，低电平有效。信号用作总线收发器的选通控制信号。当为低电平时，表明CPU进行数据的读/写操作。

（7）HOLD：总线保持请求信号，输入，高电平有效。在DMA数据传送方式中，由总线控制器8237A发出一个高电平有效的总线请求信号，通过HOLD引脚输入到CPU，请求CPU让出总线控制权。

（8）HLDA：总线保持响应信号，输出，高电平有效。HLDA是与HOLD配合使用的联络信号。在HLDA有效期间，HLDA引脚输出一个高电平有效的响应信号，同时总线将处于浮空状态，CPU让出对总线的控制权，将其交付给申请使用总线的8237A控制器使用，总线使用完后，会使HOLD信号变为低电平，CPU又重新获得对总线的控制权。

（9）RD：读控制信号，三态，输出。当RD=0时，表示ＣＰＵ执行存储器或Ｉ／Ｏ端口的读操作。是对内存单元还是对Ｉ／Ｏ端口读取数据，取决于Ｍ／ＩＯ信号。在执行DMA操作时，RD被浮空。

（10）READY：“准备好”信号线，输入。该引脚接受被寻址的内存或Ｉ／Ｏ端口发给CPU的响应信号，高电平时表示内存或Ｉ／Ｏ端口已准备就绪，CPU可以进行数据传输。CPU在T3状态开始对READY信号采样。若检测到READY为低电平，表示内存或 Ｉ／Ｏ端口尚未准备就绪，则ＣＰＵ在Ｔ３状态之后自动插入等待状态Ｔｗ，直到READY信号变为高电平，内存或Ｉ／Ｏ端口已准备就绪，ＣＰＵ才可以进行数据传输。

2.4、74LS273锁存器

D0～D7：出入； Q0~Q7：输出；

第一脚WR：主清除端，低电平触发，即当为低电平时，芯片被清除，输出全为0（低电平）； CP（CLK）：触发端，上升沿触发，即当CP从低到高电平时，D0~D7的数据通过芯片，为0时将数据锁存，D0~D7的数据不变。