2.硬件设计概要：

2.1. LED 显示的功能及实现

七段 LED 显示器由七个发光段构成，每段均是一个LED 二极管。这七个发光段分别称为a,b,c,d,e,f,g,通过控制不同段的点亮和熄灭，以显示所要得到的数字。七段LED 的输出功能也是通过8255的并行输出实现。 LED 显示数字编码表

0C0H,0F9H,0A4H,0B0H,99H,92H,82H,0F8H,80H,90H,0FFH,0FFH,0FFH,0FFH,0FFH,86H,0BFH

2.2、8255工作原理

2.2.1.8255 引脚功能说明：

D0～D7:数据线，三态双向数8位缓冲器，8255 与CPU 数据传送的通道，当CPU 执行输入输出指令时，通过它实现8 位数据的读/写操作，控制字和状态信息也通过数据总线传送。

A0～A1：地址线，用于选择端口，即用其来选择A口、B口、C口或寄存器控制口。

RD（低电平有效）:读信号线，当这个输入引脚为低电平时，允许8255 通过数据总线向CPU 发送数据或状态信息，即CPU 从8255 读取信息或数据。 WR（低电平有效）:写入信号，当这个输入引脚为低电平时，允许CPU 将数据或控制字写8255。

CS（低电平有效）:片选信号线，当这个输入引脚为低电平时，表示芯片被选中，允许8255 与CPU 进行通讯。

RESET（高电平有效）:复位输入线，当该输入端外于高电平时，所有内部寄存器（包括控制寄存器）均被清除，所有I/O 口均被置成输入方式。 PA0～PA7:端口A 输入输出线，8位数据输入锁存器和8位数据输出锁存器/缓冲器。

PB0～PB7:端口B 输入输出线，8位数据输入缓冲器和8位数据输出锁存器/缓冲器

PC0～PC7:端口C 输入输出线，端口B 输入输出线，8位数据输入缓冲器和8位数据输出锁存器/缓冲器 实际使用时，可以把A口、B口、C口分成两个控制组，即A组和B组。A组控制电路由端口A和端口C的高4位（PC4～PC7）组成，B组控制电路由端口B和端口才的低4位（PC0～PC3）组成。

2.2.2.8255 的读写控制：

8255 的读/写控制逻辑电路接受CPU 发来的控制口号RD、WR、RESET 和地址信号A1~A0。然后根据命令端口，控制信号的要求，将端口的数据读出选信CPU 或者将CPU送来的数据写入端口，各端口的工作状态。通过用输出指令对8255A 的控制字寄存器编程，写入设定工作方式的控制字，可以让3个数据口以不同的方式工作，端口A 可工作于3 种方式的任一种，端口B 只能工作于方式0 和方式1，端口C 除了用于输入输出端口外，还能配合A 口和B 口工作，为这两个端口的输入输出操作提供联系信号。

2.2.3.数据总线缓冲器

它是一个双向三态的8位数据缓冲器，8255A正是通过它与系统数据总线相连，用于输入/输出数据以及传送由CPU发给8255A的控制字

工作方式0：8255A中各端口的基本输入/输出方式。

2.3 微处理器8086芯片

当引脚接高电平时，CPU工作于最小方式(单处理器系统方式，适合于较小规模的应用)。此时，引脚功能如下：

(1)AD

15

～AD0：分时复用的存储器或端口的地址和数据总线。传送地址时为单向的三态输出，而传送数据时为双向三态输入/输出。

（2）IO/M存储器/输入、输出控制信号（输出、三态）：它用于区分CPU当前是访问存储器还是访问输入/输出端口。高电表示访问存储器，说明当前要进行CPU与存储器之间的数据传送。低电平表示访问输入/输出设备。表示当前要进行CPU与I/O端口之间的数据传送。在ＤＭＡ时，它被置为浮空。

（3）WR／LOCK(输出，低电平有效，三态)： 信号有效，即为低电平时，表示CPU正在执行存储器或I/O写操作，在写周期中，ＷＲ在Ｔ2、Ｔ2、Ｔｗ期间都有效。在ＤＭＡ时，ＷＲ被置为浮空。

（4）INTA：可屏蔽中断响应信号，输出，低电平有效。 CPU通过信号对外设提出的可屏蔽中断请求做出响应。为低电平时，表示CPU已经响应外设的中断请求，即将执行中断服务程序。

（5）ALE：地址锁存允许信号，输出，高电平有效。 CPU利用ALE信号可以把AD15 ～AD0地址/数据、A19/S6～A16/S3地址/状态线上的地址信息锁存在地址锁存器中。