基于DSP的以太网通信系统设计

基于DSP的以太网通信系统设计

基于DSP的以太网通信系统设计

王 颖 陈朝阳 陈 敏

(华中科技大学图像识别与人工智能研究所IC设计中心 武汉 430074)

摘 要

本文介绍了以TMS320C54xDSP为微处理器、以Realtek8019AS为网络控制器的以太网通信系统的设计方法。通过分析8019AS网卡与ISA总线的接口,实现DSP之间通过以太网的语音和数据通信。

关键词:DSP 网卡 ISA总线中图法分类号:TP393

DesignofEthernetCommunicationSystemBasedonDSP

WangYing ChenChaoyang ChenMin

(ICDesignCentre,InstituteforPatternRecognitionandArtificialIntelligence,HUST,Wuhan430074)

Abstract:ThispaperintroducesonedesignmethodofEthernetcommunicationsystemusingTMS320C54xDSPMicroProces sorandRealtek8019ASNIC.Itanalysestheinterfaceof8019ASNICandISAsystembus,achievesthevoiceanddatatransmis sionbetweenDSPsystem.

Keywords:DSP,NIC,ISABusClassnumber:TP393

1 引言

以太网技术是当今嵌入式系统通信中常用的组网技术,它有费用低廉、构造方便等特点。以太网包

括了OSI网络模型七层中的物理和数据链路层的全部内容。在建立以太网的方案中,最常使用的就是IEEE802.3协议。对于网卡直接编程就可以实现其对802.3协议的支持。DSP是一种特殊的嵌入式微处理器,它具有嵌入式协处理器和快速的并行的数据通道。且由于DSP有强大的语音和图象的压缩、变换等处理能力,使得我们选用DSP作为语音信号处理器以及整个通信系统的微处理器,并集成以太网组网编辑技术,实现了DSP之间通过以太网的语音和数据传输。本系统实现了两个关键技术:用DSP及外围辅助电路模拟ISA总线时序;在DSP上编写ISA网卡的驱动程序。

网卡通过ISA接口与DSP板相连。ISA接口中若干信号时序与DSP不同,需要由设计DSP接口与之相配合。表1为ISA总线信号。

表1 NE2000网卡接口电路所使用的ISA总线信号数据信号线地址信号线地址允许线

I/O通道准备好信号线复位信号线系统存储器读信号读信号写信号片选16位信号中断信号线

SD0 SD15SA0 SA19AENIOCHRDYRESETDRV/SMEMR/IOR/IOW/IOCS16

IRQ5,4,3,10,11,12,15

通过网卡ISA总线的分析,本系统中DSP与ISA总线的连接方式为图1所示(只需用到SA15 SA0的地址线,故SA19 SA16接低电平):

2 网卡硬件接口电路组成

2.1网卡ISA总线和DSP的接口

基于DSP的以太网通信系统设计

图2 Ready信号组合逻辑

信号组合起来,连接到DSP。ISA的IOCHRDY引脚为5V信号,需要经过FPGA实现电平转换,因

此在FPGA配置完成之前,该引脚不起作用。FP GA配置设为!配置前上拉 方式,因此在配置结束前,该信号不会影响READY生成电路的工作。设DSP5410的CLKOUT周期为2H,图3、图4分别是5410和8019AS网卡的读、写时序图:(引自Re

图1 DSP与ISA总线的连接图

2.2网卡时序功能分析

DSP扩展总线的访问速度远高于外部器件,

DSP提供了两种方法协调外部访问:软件插入可变个数的等待周期;低电平有效(插入等待周期)的READY引脚。很多器件中提供了READY信号协调与CPU之间的操作。在本系统中有以下器件具有READY信号和类似功能的信号:FPGA,BUSY信号,配置器件使用,高电平拒绝接收数据;ISA,IOCHRDY低电平有效,请求插入等待周期;HPI,HRDY低电平指示HPI接口没有准备好。Ready信号组合逻辑如图2:

在DSP板的CPLD中将不同器件的

READY

altek8019ASSpecification)

在进行读操作时,最关键的两个时间参数是:5410读时序图中的ta(A)M1;RTL8019AS读时序图中的T4。在dsp与网卡相连后,T4就相当于ta(A)M1,dsp参数要求为ta(A)M1<4H-10;由于网卡速度慢于dsp,网卡数据出来较慢即T4的时间较长,典型值为50ns,一般dsp的CLKOUT周期2H大于10ns,若取10ns,则不满足参数要求:ta(A)M1=T4=50<4H-10=2*10-10,造成时序的不匹配,通常可加入软件等待或硬件等待,延长ta(A)M1的参数值,若加入一个等待周期,则ta(A)M1的参数范围由<4H-10变为<4H-10+2H,因此可以插入一定的等待周期使得50ns

满足

图3 网卡读时序图

基于DSP的以太网通信系统设计

第32卷(2004)第6期 计算机与数字工程

53

图4 网卡写时序图

时序要求。在进行写操作时,最关键的几个时间参

数是:5410写时序图中的tSU(D)IOSH;RTL8019AS写时序图中的T7,T5。在dsp与网卡相连后,T7就相当于tsu(D)IOSH,网卡的T7参数要求>10ns,一般dsp的速度较快,数据的建立时间小于10ns,通常可加入软件等待或硬件等待,延长tSU(D)IOSH的参数值,若加入一个等待周期,则ta(A)M1的参数值变大一个周期,由于网卡的IOCHRDY信号有效期为一固定值,当dsp速度快时,则插入更多的硬件等待,dsp速度慢时,可少插入等待周期。

3.1.1验证网卡内部数据通路

1)设置以下寄存器

RCR=00h(接收包)PAR0~5(物理地址)

DCR=43h(16bits模式)

TCR=02h,04h,06h(相应为做Loopback测试1,2,3)

使CRC可用(TCR中CRC=0)清除ISR内容2)传输一个包

3)检查ISR的值以及FIFO的内容3.1.2测试电缆连线

1)设置以下寄存器

RCR=00h(接收包)PAR0~5(物理地址)DCR=43h(16bits模式)TCR=06h(CRC可用)清除ISR内容

2)传输一个包

3)检查TSR的值(正确应为03h)3.2网卡初始化程序

初始化程序提供了网卡在当前工作条件下的配置参数,它包含以下几个部分:数据总线的宽度(8bits或16bits,本系统选择16bits);网卡物理地址(本系统中网卡物理地址由程 …… 此处隐藏：2459字，全部文档内容请下载后查看。喜欢就下载吧 ……