FPGA设计基础

第1章 可编程逻辑器件概述

FPGA设计基础

1.1 FPGA概述1.1.1 FPGA发展的简要回顾FPGA(Field Programmable Gate Array):现场可编程门阵列。 是一种可编程的数字集成电路(IC:Integrated Circuit)。 1、晶体管 2、通用集成电路 3、SRAM、DRAM和微处理器 4、SPLD和CPLD 5、ASIC(Application Specific Integrated Circuit) 6、Micromatrix和Micromosaic 7、门阵 8、标准单元 9、FPGA 10、结构化的ASIC

FPGA设计基础

三种集成逻辑器件标准逻辑器件包含：TTL74/54系列和CMOS4000/4500/74HC系列的器件。 特点：中、小规模集成电路、速度快、型号系列齐全、厂家 众多、价格便宜。 不足：实现复杂的逻辑功能时，电路庞大、连线增多、可靠 性降低。

FPGA设计基础

微处理器与微控制器特点：大规模、超大规模集成电路、其性能已不能单凭器件 本身的电路结构评估，需要配备相应的软件才能形成 一个整体。 不足：在某些对工作速度有特别要求的场合，此类器件的弱 点就表现出来。

专用集成电路ASICASIC是面向用户实用目的而专门设计的一种集成电路， 其宗旨在于优化电路的性能，提高电路的集成度，增强 电路芯片的接口能力，同时，其设计周期和开发成本又 为用户能接受。通常电路逻辑功能复杂。

FPGA设计基础

数字电路中由18片IC组成的数字钟

FPGA设计基础

单片IC(单片 机)电子钟

单片IC (FPGA)电子钟

FPGA设计基础

FPGA设计基础

讲授提纲 基本概念 GAL、FPGA/CPLD等器件特点 Altera和Xilinx厂家产品介绍 ISP和JTAG技术

FPGA设计基础

基本概念 EDA——电子设计自动化 PLD ——可编程器件 SPLD——简单可编程器件 GAL——通用阵列逻辑 CPLD——复杂可编程器件 ASIC——专用集成电路 FPGA——现场可编程门阵列 SOPC —— 片上可编程系统 SOC —— 片上系统 ISP——在系统可编程 JTAG——联合测试行动小组

FPGA设计基础

电子设计自动化——EDA EDA——Electronic Design Automation 概念由来 电子设计自动化EDA是从CAD(计算机辅 助设计)、CAM(计算机辅助制造)、 CAT(计算机辅助测试)、CAE(计算机 辅助工程)等概念发展而来。

FPGA设计基础

电子设计自动化——EDA 发展历程 (1)电子CAD阶段 20世纪70年代，属EDA技术发展初期。利 用计算机、二维图形编辑与分析的CAD工具， 完成布图布线等高度重复性的繁杂工作。典型 设计软件如Tango布线软件。 (2)计算机辅助工程设计(CAE)阶段 20世纪80年代初，出现了低密度的可编程逻 辑器件(PAL和GAL),相应的EDA开发工具 主要解决电路设计没有完成之前的功能检测等 问题。 80年代后期，EDA工具已经可以进行初级的 设计描述、综合、优化和设计结果验证。

FPGA设计基础

电子设计自动化——EDA(3)电子设计自动化(EDA)阶段 20世纪90年代，可编程逻辑

器件迅速发 展，出现功能强大的全线EDA工具。具 有较强抽象描述能力的硬件描述语言 (VHDL、Verilog HDL)及高性能综 合工具的使用，使过去单功能电子产品 开发转向系统级电子产品开发 (即 SOC-System On a Chip片上系统集 成)。

FPGA设计基础

EDA概念发展 EDA广义定义： 半导体工艺设计自动化、 可编程器件设计自动化、 电子系统设计自动化、 印刷电路板设计自动化、 仿真与测试、故障诊断自动化 形式验证自动化 统称为EDA工程

FPGA设计基础

传统设计方法和 EDA方法的区别：一、传统设计方法：自下而上(Bottom - up)的 设计方法，是以固定功能元件为基础，基于电 路板的设计方法。系统调试、测试与性能分析 完整系统构成 电路板设计 固定功能元件

系统功能需求输入 输出

FPGA设计基础

传统设计方法的缺点： 1. 设计依赖于设计师的经验。 2. 设计依赖于现有的通用元器件。 3. 设计后期的仿真不易实现和调试复杂。 4. 自下而上设计思想的局限。 5. 设计实现周期长，灵活性差，耗时

耗力，效率低下。

FPGA设计基础

二、 EDA方法：自上而下(Top - Down)的设计方法。其方案验证与 设计、系统逻辑综合、布局布线、性能仿真、器件 编程等均由 EDA工具一体化完成。 设计思想不同： 自上而下(Top - Down)的设计方法。

自上而下是指将数字系统的整体逐步分解为各 个子系统和模块，若子系统规模较大，则还需将子 系统进一步分解为更小的子系统和模快，层层分解， 直至整个系统中各个子系统关系合理，并便于逻辑 电路级的设计和实现为止。自上而下设计中可逐层描述，逐层仿真，保证 满足系统指标。