电子技术课程设计——数字钟
时间：2026-01-19
电子技术课程设计——数字钟
电子技术课程设计 ——数字钟
学院：华科学院
专业、班级：电气062201H
姓名：范晓晶
学号：200622050104
指导教师：柴婷婷
2008年12月
电子技术课程设计——数字钟
目 录
一、设计任务与要求 2
二、总体框图 2
三、选择器件 5
四、功能模块 16
五、总体设计电路 21
六、设计体会 24
电子技术课程设计——数字钟
一、设计要求及任务
数字
是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，
它具有走时准确、显示直观、无机械传动装置等优点，因而得到了广泛的应用：小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。多功能数字钟由以下几部分组成：555定时器组成的多谐振荡器构成秒脉冲发生器；校正电路；六十进制的秒、分计数器和十二进制的时计数器；秒、分、时的数码显示部分；报时电路等。具体要求如下：钟是一种用数字电路技术实现时、分、秒计时的装置。通过数字钟的 制作进一步了解中小规模集成电路。
设计指示：
1、时间以12小时为一个周期； 2、显示时、分、秒；
3、具有校时功能，可以分别对时、分进行单独校时，使其校正到标准时间； 4、计时过程具有报时功能，当时间到达正点前10秒进行蜂鸣报时； 5、用555多振荡器提供表针时间基准信号。 设计要求：
1、画出电路原理图（或仿真电路图） 2、元器件及参数选择； 3、电路仿真； 4、接线及调试。
二、总体框图
1.数字钟组成电路的总体框图如下图所示：
电子技术课程设计——数字钟
2.设计思路及模块功能
根据设计任务和要求，对照数字钟的总体框图，可以分以下几部分进行模块化设计。
1.秒脉冲发生器
秒脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，本实验可采用555定时器组成的多谐振荡器发出秒脉冲即1Hz脉冲。电路图如下图所示。
电子技术课程设计——数字钟
图二、秒脉冲发生器
2. 计数译码显示
秒、分、时分别为60、60和12进制计数器。秒、分均为六十进制，即显示00～59，它们的个位为十进制，十位为六进制。时为十二进制计数器，显示为00～11，个位仍为十进制，而十位为二进制，但当十进位计到1，而个位计到2时清零，就为十二进制了。
所有计数器的显示均采用DCD-HEX译码显示器。 3. 校正电路
在刚刚开机接通电源时，由于时、分为任意值，所以，需进行调整。置开关在手动位置，分别对时、分、秒进行单独计数，计数脉冲由秒脉冲输入。
4. 整点报时电路
当时计数器在每次计到整点时，需要报时，这可采用译码电路来解决，即当分为59时，且秒计数到50时，输出一高电平，经过一三极管驱动喇叭鸣叫，完成整点报时，时间持续十秒。
电子技术课程设计——数字钟
三、选择器件
实验所用器件如下：
表一 实验所用器件
各器件的逻辑框图、逻辑符号、逻辑功能表、内部原理图及逻辑功能分别如下： 1.74LS04
仔细观察一下三极管组成的开关电路即可发现，当输入为高电平时输出等于低电平，而输入为低电平时输出等于高电平。因此输出与输入的电平之间是反向关系，它实际上就是一个非门。（亦称反向器）。
在一些实用的反向器电路中，为了保证在输入低电平时三极管可靠地截止，常在三极管的基极连接一个电阻R和一个负电源VEE。由于接入了电阻R2和负电源VEE,即使输入的低电平信号稍大于零，也能使三极管的基极为负电位，从而
电子技术课程设计——数字钟
使三极管能可靠地截止，输出为高电平。
当输入信号为高电平时，应保证三极管工作在深度饱和状态，以使输出电平接近于零。为此，电路参数的配合必须合适，保证提供给三极的基极电流大于深度饱和的基极电流。
所用芯片74LS04是一个有六个反相器的芯片，其逻辑框图如下图所示：
图三、芯片74LS04管脚图
逻辑功能表如下图：
表二 74LS04 逻辑功能表
逻辑函数式Y= A
逻辑功能描述如下：
当输入端为低电平0时，输出端为高电平1； 当输入端为低电平1时，输出端为高电平0； 即输出端的电平与输入端的电平总是相反的。
2.74LS00
74系列与非门的电线电缆与三极管组成的TTL反相器的典型电路的区别在于输入端改成了夺发射极三极管。
多发射极三极管的基区和集电区是共用的，而在P区的基区上制作了两个（或多个）高掺杂的N型区，形成了两个互相独立的发射极。我们可以把多发射
电子技术课程设计——数字钟
极三极管看作两个发射极独立而基极和集电极分别并联在一起的三极管多发射极三极管可实现与运算。
所用芯片74LS00，其逻辑框图如下图所示：
图四、芯片74LS00逻辑框图
逻辑符号图：
电子技术课程设计——数字钟.doc
将本文的Word文档下载到电脑
