大工《数字电路与系统》课件第二章3

N-channel MOSD G IDS SRon≈ 1000Ω

P-channel MOSD G S VTRoff≥ 1010Ω

IDS VGS

Roff≥ 1010Ω

Ron≈ 1000Ω

VTNMOS: input V GS≥ VT

VGSNMOS ON VT> 0 PMOS: VGS≥ VT PMOS ON VT< 0

在使用中，PMOS采用负电源，NMOS采用正电源。MOS管的衬底电位接法是：N沟道衬底接电路中最低电位，P沟道衬底接电路中最高电位。1

§2.6 MOS Logic Circuits MOS逻辑电路2.6.1 NMOS Gate Circuits NMOS门电路 1. NMOS Inverter NMOS倒相器(非门)NMOS非门由两个NMOS场效应管组成ED T1: load FET负载管T1

Vi

T2: driving FET驱动管负载管T1栅极接 ED,总是导通，基本作用为负载电阻 RON1= 100 kΩ

T2

Vi

输入 A= 0 V (逻辑 0), T2截止,输出: F= ED (逻辑1)

VGS2< VT, load

Roff≥ 1010Ω

F=

10× ED≈ ED 5 10 10+ 10∴ A= 0, F= 1 Ron2= 1 kΩ∴F= 0 (逻辑0)

10

driver

输入 A= 5 V (逻辑 1), VGS> VT, T2开启,

F=

RON 2 1 iED= E D≈ 0.01E D≈ 0 RON 1+ RON 2 100+ 1A 0 1 T1 T2 F 1 0

真值表

F=A

on off on on

2. NMOS与非门EDT1

两个驱动管T2和T3串联 Two NMOS divers connected serially.F A B 0 0 0 1 1 0 1 1 T1 on on on on T2 T3 F 1 1 1 0

A

T2

off off off on on off on on

B

T3

F= AB

3. NMOS或非门

EDT1

两个驱动管T2和T3并联，然后与负载管T1串联。F A B T1 on on on T2 T3 F 1 0 0

A T2

B T3

0 0 0 1 1 0 1 1

on off off off on on off

∴F= A+ B

on on 0

Note: They are no logic circuits without load FET.5 (无负载管不是逻辑电路)

4.例题:画出下列逻辑表达式的NMOS电路 F= ABC+ CDF '= ABC+ CDED

F'A B C D

F

CNOT

ABC

C

C D6

2.6.2 CMOS门电路The complementary MOS (CMOS) logic gate uses both P- and N- channel FETs in the same circuit. (互补型MOS)

1. CMOS非门EDT1

PMOS:负载管 ED= 10 V ED> (VTN+|VTP|) F

NMOS:驱动管

VTN=|VTP|

大于两门坎电压代数和 A= 0, TN Off, TP On

AT2

(VGSN< VTN, VGSP= 0– ED= -ED|VGSP|>|VTP| ) F= ED= 1

A 0 1

TP

TN

F 1 0

A= 1, F=0

TN On, TP Off ( VGSP= ED– ED= 0<|VTP|)

on off off on

实现非门 F= A

2. CMOS与非门驱动管 TN1, TN2 TN1, TN2串联；衬底接地负载管 TP1, TP2 TP1, TP2并联；衬底接高电位

Complementary互补A B 0 0 0 1 1 0 1 1 Tn1 Tn2 Tp1 Tp2 off off on on off on on F 1 1 1 0

on on off off off on on off off

Function: NAND

F= AB

3. CMOS或非门:

A B

Tn1 Tn2 Tp1 Tp2 off on on on off off on off on off on off off on on

F 1 0 0 0

0 0 off 0 1 1 0 1 1

两个NMOS驱动管并联，衬底接地两个PMOS负载管串联，衬底接高电位

Function: NOR

F= A+B

4.CMOS Three State Gate三态门低有效三态门 TP1、TN1: CMOS非门驱动管TN1串联TN2,负载管 TP1串联TP2。 TN2、TP2截止，

EN=1F悬空 (F= Hi-Z); TN2、TP2开启EN=0

TN1、TP1非门正常工作

F=A

MOS电路输入阻抗RGS> 1010Ω,因此无论输入端所接的外部电阻数值

为多少,只要接地，认为是低电平 GND→ 0,接电源Ec则认为是高电平。CMOS CMOS

A B

&0

F1

A B

≥1 1

F2

10 V

F1= 1

F2= 0

CMOS电路不用的输入端一定不能悬空(静电保护)悬空时入端无电流，高输入阻抗(>1010Ω)会使沟道被静电击穿11

§2.7 TTL与CMOS电路的连接驱动门必须能为负载门提供符合要求的高、低电平和足够的输入电流： driver load

电压匹配：

voltage

VOH VOL

> VIH< VIL

电流匹配：

current

IOH IOL

> I IH> I IL12

TTL, CMOS参数：TTL CT1000 series TTL CT4000 series CMOS CC4000 series E D= 5 V

V O H (min) ( V ) V O L (min) ( V ) I O H (max) ( m A ) I O L (max) ( m A )

2.4 0.4 0.4 16 2 0.8 40 1.6

2.7 0.5 0.4 8 2 0.8 20 0.4

4.95 0.05 0.5 0.5 3.5 1.5 0.10.1× 10 313

V IH

( m in )

(V )

V I L ( m in ) ( V ) I IH (μ A ) I IL ( m A )

1. CMOS驱动 TTLCMOS TTL

V O H V O L IOH IOL

><>>

V IH V IL I IH I IL

&

&

从表中看出，△CMOS驱动TTL 4000系列时，

TTL 1000V O H (m in) ( V ) V O L (m in) ( V )

TTL 4000

CMOS 4000

4个条件全都满足，可以直接驱动

2.4 2.7 0.4 0.5 0.4 8 2 20 16 2 40

4.95 0.05 0.5 0.5 3.5 1.5 0.1 3

△CMOS驱动TTL 1000系列时，第4个条件不满足，即：

I O H (m ax) ( m A ) 0.4 I O L (m ax) ( m A )V IH(m in )

(V )

I OL

> I IL

V I L ( m in ) ( V ) I IH (μ A ) I IL ( m A )

0.8 0.8

0.5 m A< 1.6 m A不能直接连接。14

1.6 0.4 0.1×10

Connection methods: 1) Connect a transfer circuit CC4049, CC4050CMOS CC4050 TTL1000 F

IOL

I IL

Increases IOL

2) Parallel connect several CMOS gates. Sinking-current for every gate is small.

CMOS A B

2. TTL drives CMOS第1条不满足：VOH> VIH1000系列 4000系列

连接方法：加一上拉电阻 RV5V 5VRv

1TTL

2.4 V or 2.7 V≯ 3.5 V当TTL输出高时:T4

1CMOS

5V

TTL: T5, T2截止，此时T5的反向漏电流约1~2μA,按

D3

RV

VOHT5 R3 10 K

VIHCMOSa

1×10 6 A计算 (RV取5 kΩ)

1× 10 6× 5× 103= 0.005 V在

RV上降 0.005 V a点电位 Va= 5 V-0.005 V= 4.995 V提高了VOH16