(5)第7章 基本逻辑电路设计_new

课堂小测验

构造体的描述方式有哪几种? 用行为描述方式所编写的VHDL语言程序是 否都可以进行逻辑综合? 用RTL描述方式所编写的程序是否都可以进 行逻辑综合? 用于RTL描述的所有语句是否都可用于行为 描述方式中 ?反之呢? 实现结构描述方式的主要语句是哪两个?

再次回顾VHDL语言的基本语句

顺序语句

· WAIT语句; · 断言语句; · 信号代入语句; · 变量赋值语句; · IF语句; · CASE语句;

· LOOP语句; · NEXT语句; · EXIT语句; · 过程调用语句; · NULL语句。

WAIT ON 信号[,信号]; WAIT UNTIL 表达式; WAIT FOR 时间表达式 ASSERT 条件 [REPORT 输出信息] [SEVERITY 级别]; 目的信号量<=信号量表达式; 目的变量：=表达式;

IF 条件 THEN 顺序处理语句; ELSIF 条件 THEN 顺序处理语句; ┇ ELSIF 条件 THEN 顺序处理语句; ELSE 顺序处理语句; END IF;

CASE 表达式 IS WHEN条件表达式=>顺序处理语句; WHEN条件表达式=>顺序处理语句; END CASE;

WHEN 值=>顺序处理语句; WHEN 值|值|值|…|值=>顺序处理语句; WHEN 值TO值=>顺序处理语句; WHEN OTHERS=>顺序处理语句;

[标号]: FOR 循环变量 IN 离散范围 LOOP 顺序处理语句; END LOOP [标号]; [标号]: WHILE 条件 LOOP 顺序处理语句; END LOOP [标号]; NEXT [标号][WHEN条件]; EXIT [标号] [WHEN 条件];

并行语句

进程语句 并发信号代入语句 条件信号代入语句 选择信号代入语句 并发过程调用语句 块语句 并行断言语句 Generate -生成语句 元件例化语句

[进程名：]PROCESS[敏感信号表]变量说明语句：

BEGIN 顺序说明语句; END PROCESS [进程名];

目的信号量<= 表达式1 WHEN 条件 1 ELSE 表达式2 WHEN 条件 2 ELSE 表达式3 WHEN 条件 3 ELSE 表达式n;

WITH 表达式 SELECT 目的信号量<=表达式1 WHEN 条件1 表达式2 WHEN 条件2 ┇ 表达式n WHEN 条件n;

COMPONENT_INSTANT语句

COMPONENT语句的基本书写格式如下:COMPONENT 元件名 GENERIC 说明; - - 参数说明 PORT 说明; - - 端口说明 END COMPONENT;

标号名:元件名 GENERIC MAP (参数,…); 标号名:元件名 PORT MAP (信号,…);

GENERATE语句

标号: FOR 变量 IN 不连续区间 GENERATE <并发处理语句>; END GENERATE [标号名]; 标号: IF 条件 GENERATE <并发处理语句>; END GENERATE [标号名];

课程主要内容

第一部分 数字系统EDA概述 第二部分 硬件描述语言VHDL语法基础 第三部分 基本电路的VHDL语言设计

基本逻辑电路设计实战设计

基本逻辑电路设计

组合逻辑电路设计

所谓组合电路，

就是由门电路构成的其输出只与当 前输入值有关的那一类电路

时序电路设计