数字集成电路设计部分名词解释

NMH= VOH- VIH

15、沟道长度调制：在理想情况下，处于饱和区的晶体管的漏端与源端的电流是恒定的，并且独立于在这两个端口上外加的电压。但事实上导电沟道的有效长度由锁所加的VDS调制：增加VDS将使漏结的耗尽区加大，从而缩短了有效沟道的长度。

16、开关阈值：电压传输特性（VTC）曲线与直线Vout = Vin的交点。

17、有比逻辑：有比逻辑试图减少实现一个给定逻辑功能所需要的晶体管数目，但它经常以降低稳定性和付出额外功耗为代价。在互补CMOS中，PUN的目的是当PDN关断在VDD和输出之间提供一条有条件的通路。在有比逻辑中，整个PUN被一个无条件的负载器件所替代，它上拉输出以得到一个高电平输出。这样的门不是采用有源的下拉和上拉网络的组合，而是由一个实现逻辑功能的NMOS下拉网络和一个简单的负责器件组成。如伪NMOS，由于输出端的电压摆幅及门的总体功能取决于NMOS和PMOS的尺寸比，所以该电路称为有比逻辑。

18、传输管逻辑：P196，它通过允许原始输入驱动栅端和源漏端来减少实现逻辑所需要的晶体管数目。

19、差分传输逻辑：接受真输入及其互补输入，并产生真输出及其互补输出。它是传输管的一种，可有效减少逻辑门的数目。

20、传输门逻辑：传输门结合了NMOS和PMOS器件的优点：NMOS器件传递强逻辑0和弱逻辑1；PNOS器件传递强逻辑1和弱逻辑0的优点，将一个NMOS器件

）是互补的。它的作用就像一和一个PMOS器件并联，传输门的控制信号（C和C

个栅信号C控制的双向开关，当C=1时，两个MOSFET都导通，允许信号通过此门（即：若C=1，则A=B），若C=0，则两管均关断。

21、动态逻辑的基本原理：工作可分为预充电和求值两个阶段，处于何种工作模式由时钟CLK决定。 预充电：当CLK=0时，输出节点Out被PMOS管MP预充电至VDD。 求值：当CLK=1时，预充电管MP关断，求值管Me导通。

22、动态设计中的信号完整性问题：① 电荷泄漏 ②电荷分享 ③电容耦合 ④时钟馈通

23、多米诺逻辑：一个多米诺逻辑模块是由一个n型动态逻辑块后面接一个静态反相器构成。在预充电期间，n型动态门的输出被充电至VDD，而反相器的输出则置为0 。在求值期间动态门有条件地放电，而反相器则有条件地完成的翻转。

和CLK完全相反，或产生反相时钟信24、时钟偏差：我们一直假设两相时钟CLK

号的反相器的延时为0。但事实上，由于布置两个时钟信号的导线会有差别，或者负载电容可以因存储在所连接的锁存器中的数据不同而变化。这一影响称为时钟偏差。

25、流水线：流水线是一项提高资源利用率的技术，它增加了电路的数据处理量。我们在逻辑块中插入寄存器，这使得一组输入数据的计算分布在几个时钟周期中。这一计算过程以一种装配线的形式进行，因此得名流水线。

26、电压传输特性（VTC）：一个逻辑门输出电压和输入电压之间的关系。

27、信号摆幅（ ）：最高输出电平VOH与最低输出电平VOL之差。

28、扇入：连接到驱动门输出端的负载门的数目。增加一个门的扇出会影响它的逻辑输出电平。

29、扇出：一个门输入的数目。

30、MOS晶体管的阈值电压：MOS晶体管发生强反型时VGS的值。