四．用SN74181芯片和SN74182芯片设计以下两种方式的32位字长的ALU.

五．

1. 二重并行进位。（5分）

2．三重并行进位。（5分）

五．某8位机采用单总线结构，地址总线16根（A15—A0，A0为低位），数据总线8根（D7—D0），控制总线中与主存有关的有MREQ（允许访存，低电平有效），R / W（高电平为读命令，低电平为写命令）。

主存地址空间分配如下：0——8191为系统程序区，由只读存贮器芯片组成。8192——32767为用户程序区；最后（最大地址）2K地址空间为系统程序工作区。上述地址为十进制，按字节编址。现有如下存贮器芯片： ROM：8K×8位（控制端仅有——CS）

RAM（静态）：16K×1位，2K×8位，4K×8位，8K×8位

请从上述芯片中选择适当芯片设计该计算机主存贮器，画出主存贮器逻辑框图。注意画选片逻辑（可选用门电路及3：8译码器74LS138），与CPU的连接，说明选哪些存贮器芯片，选多少片？（10分）

六．用16K×1位的DRAM芯片构成64K×8位的存储器。 （1）画出该存储器组成的逻辑框图。

（2）设存储器读/写周期均为0.5μS，CPU在1μS内至少要访存一次，试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？