cadence 全加器 仿真

该电路传输门1与反相器构成异或门，传输门2与反相器构成同或门，其输出分别为A⊕B、同或门与异或门的关系为：只要将异或门的输出端反相， 。如A变成 ，那么异或门就变成了同或门，反之亦然。该电路实现全加器的原理为：因为

S= A⊕B⊕Ci=( A⊕B)Ci+（ ）Ci

当 =0，A⊕B=1时，S=Ci 当 =1，A⊕B=0时，S= Ci

因此，求和只需用一个2选1数据选择器，用A⊕B和 作为控制信号，用Ci与Ci作为输入信号即可。

进位信号：Co=( A⊕B) Ci+AB。当A⊕B=0，则A=B=1 Co=1=A=B ， A=B=0 Co=0=A=B，即Co选择A或B。当A⊕B=1，则A B，Co=Ci，即Co选择Ci。

因此，同样用一个2选1电路，用A⊕B和 作为控制信号，Co在A和Ci选择。图中传输门5和6构成2选1电路，完成进位信号输出功能。输出端反相器一方面可以增加驱动能力，另一方面可以完成反相还原极性，因为数据选择器输入信号是 和Ci。

四、版图的设计与验证

版图测试分为DRC检测和LVS检测，下面我们分别对加法器电路进行DRC检测和LVS检测。

DRC检测：

DRC验证是为了检验设计的版图是否满足设计规则检查。一般的DRC检查文件包含以下几个部分：

(1)运行设置，设置GDS的位置，结果文件放的位置等； (2)层次定义，定义输入的层次；

(3)层次运算，产生运算需要的一些中间层次； (4)规则检查，具体对每条规则的检查；