介绍了一种基于FPGA和DSP的新型音频接口模块设计方法。特别是如何具体实现DSP、FPGA与TLV320AIC23B之间的无缝连接,并给出了软硬件应用设计实例。

维普资讯

2 o￣第 2期 o8

声学与电子工程

总第 9 0期

基于 FG和 DP PA S音频接口模块的设计与实现周小华 (第七一五研究所，杭州，3 0 1 ) 1 02摘要介绍了一种基于 F G P A和 DS P的新型音频接口模块设计方法别是如何具体实现 DS、 P A特 P FG 与 T V3 0 I 2 B之间的无缝连接，并给出了软硬件应用设计实例。 L 2AC 3 关键词 F G P A;DS;音频接口；T V3 0 I 2B P L 2A C 3

随着现代计算机技术、电子技术和通信技术的飞速发展，音频处理技术的应用也越来越广泛，同时现代系统对音频技术的要求也越来越高，音频处理技术已被广泛的应用于很多领域，如声纳系统对目标信号的收听和语音识别、数字录音机、随身听 ( C播放器、 3 .)等一些数字音频领域。如 D MP… . 目前各大芯片制造厂商都相继推出采用先进工艺生产的高性能和多功能的立体声音频专用芯片，为广大的硬件工程师提供了方便的选择。 DS P芯片，即数字信号处理器，是专门为快速实现各种信号处理算法而设计的、具有特殊结构的微处理器，其处理速度比最快的 C U还快 1￣ 0 P 0 5倍。现在，F G已经能在一个很小的器件里进行 PA百万门级的编程，并且可现场编程。本文介绍的就是一种基于 D P P A的一种新型音频接口 S和F G模块合成系统的实现方法和应用。

2音频接口模块应用实例21。音频接口模块的硬件总体设计本音频接口模块的工作流程是麦克风将人的语音信号转化为模拟信号，经过音频芯片 AC 3 I2 B量化转化成数字信号输入 DS。 F G P在 P A的控制下 D P完成处理识别后，输出相应的音频信号给 S FG P A,F G根据 DS PA P输入的指令产生正确控制命令返回给 A C 3,再从 A C 3的外接耳机中 I2B I2 B收听到处理后的音频信号。整个音频接口模块的硬件总体框图如图 1所示。

1T V 2 A C 3的工作原理及特性 L 3 0 I2T 3 0 C 3 ( I 2 AI2B以下简称 AI2B)是 T推 C3 I出的一款高性能的立体声音频 C dc芯片，内置耳 oe

图 1音频接口模块的硬件总体框图

22Al2B与 D P以及 F G间的接口 . c3 S PA之

机输出放大器，支持麦克风

( C)和线性输入 MI ( I EI LN N)两种输入方式 (二选一 ),且对输入和输出都具有可编程增益调节。A C 3的模数转换 I 2B (D s A C )和数模转换 ( A s D C )部件高度集成在芯片内部，采用了带有过采样数字插补滤波的多位 S m -ea i a l技术。数据传输字长为 1位、2位、 g D t 6 0 2位、 2位， 4 3支持采样频率范围 8 H至 9 z z 6H。 k k A C和 D C的输出信噪比在 4 k D A 8的采样频率分别达到 9 0 B和 10 B d 0。而且外围接口电路简单， d性价比高由于具有上述优点，使得 A C 3 I2 B是一款非常理想的音频模拟 I/ O器件，可以很好的应用在信号采集收听等数字音频领域。 AI2 B工作电压为 33 C3 .V。同时 AI2B还具 C3有很低的能耗，回放模式下功率仅为 2 W, 3 m省电模式下更是小于 1 H A C 3 5 w。 I 2B的 P B面积仅为 C 2 m, 5 2采用 2脚的 T S P表面贴装形式封装【 m 8 SO】】 a

在本模块中，音频处理芯片采用的是 T I公司 的 AC 3 AC 3 I2B, I2 B的模数转换( D ) A C和数模转换 (A ) D C部件高度集成在芯片内部，芯片采用 8k 采样率，单声道模拟信号输入，双声道输出。 I2 B AC 3 具有可编程特性，内部有 1个 1位寄存器，编程 1 6设置这些寄存器可得到所需的采样频率、输入输出 增益和传输数据格式等。 S可通过 F G DP P A的控制接口来编辑该器件的控制寄存器，而且能够编译

S I 2两种工作模式的接口。‘ P采用的是 T P,1 C D S I公司的 T 30 F 47 MS 2 L 2 0 A,这是一款性价比高，外设接口资源丰富，耗电量低，处理能力强的 1 6位 D P,在实际应用中较为流行。而且 ST 30 F 4 7有可通过寄存器灵活配置的 S I Ms 2L 20 A P 串1,与 A C 3的连接主要使用这些串口2 2 I2 B[。接 1口模块设计中的 F G采用了 A f R公司的 PA IE A T E F 0 3A,这个芯片有接近 10个 I口，有超 P 1K 0 9 O过 I0个逻辑单元，1 k的内部存储器.口比较 70 2 接