1) 选择处理器的时钟频率Fcclk，这可以根据实际处理器的整体要求，UART波特率的支

持等因素来决定。

2) 选择振荡器频率Fosc，Fcclk一定是Fosc的整数倍

3) 计算M值配置PLL。

4) 选择P值配置PLL。

实际工程应用中，配置代码的流程图7可参照如下进行编码：

图7_PLL配置处理流程图

5VPB分频器

VPB总线是芯片中一个重要的内部总线，绝大部分的外设都挂接在VPB总线上，然而大部分的外设工作速度相对与CPU内核来说都是比较慢的，所以在时钟系统中设置了VPB分频器，它决定处理器时钟CCLK与外设器件所使用的时钟PCLK之间的关系，它的用途主要如下：

1) 将处理器时钟分频，以便让外设在合适的速度下工作。

2) 降低系统功耗，系统工作频率越大，功耗越大。

6推广建议

通过本文的例子可以了解典型的嵌入式时钟系统的结构和常见器件的概念和理解；此外希望对开发人员进行培训，在日后的嵌入式开发设计和故障维护中可以参照此文进行对时钟系统进行分析，一方面提高软件开发人员的知识面，另一方面也加强定位解决故障时的能力提升，希望大家提供反馈意见，提高单板的健壮性。