技术的优势及其制造技术
时间:2026-01-17
时间:2026-01-17
SOI 技术的优势及其制造技术
SOI 技术的优势及其制造技术
11崔 帅 张华林 余学峰1 曹晓冰2
1 新疆理化技术研究所,乌鲁木齐 830011; 2 河北大学物理学院,保定
070020
关键词: SOI SIMOX 硅片键合 智能切割
1 引 言
SOI是英文Silicon-On-Insulator的简称,指具有在绝缘衬底上再生长一
层单晶硅薄,或者是单晶硅薄膜被绝缘层(通常是Sio2)从支撑的硅衬底中分开
这样结构的材料。
最初人们开发研究SOI材料是为了代替 SOS(Silicon-On-Sapphire)( 注:
绝缘衬底为蓝宝石)材料制作用于空间军事用途的抗辐射集成电路。由于发现薄
膜SOI MOSFET具有极好的等比例缩小的性质,使得SOI技术在深亚微米VLSI
中的应用中具有极大吸引力。目前SOI技术走向商业应用阶段,特别是应用在低
[1-2〕压,低功耗电路,高频微波电路以及耐高温抗辐射电路[3]等。
本文通过比较SOI和体硅器件在寄生电容,闭锁效应,热载流子效应以及辐
射效应等方面的差异,阐述了SOI的优越性。并介绍了SOI晶片的三种主流制造
技术,以及其在微电子领域的发展趋势和存在的问题。
1.1 SOI的优越性[4,5,6,7]
SOI结构的器件比类似的体硅器件具有更多的优点,下面我们以CMOS为例
对二者进行比较。
CMOS集成电路的基本单元是CMOS反相器,由一个NMOS和一个PMOS构成。
由图一可知体硅的CMOS反相器中PMOS制作在N型衬底上,而NMOS制作在P阱
中(P阱是在N型衬底上用离子注入技术特意制作的局部P型材料)。P阱将NMOS
和PMOS相互隔离。而SOI CMOS中的PMOS管和NMOS管分别制作在SOI材料顶部
薄Si层中,NMOS和PMOS是相互隔离的。由于体硅CMOS和SOI CMOS结构上的
不同,因而它们在寄生电容,闩锁效应,热载流子效应和辐照特性等方面有很大
的差异。
图1 CMOS反相器剖面图
2.1 寄生电容
NMOS和PMOS源漏扩散区与衬底之间的寄生电容随衬底掺杂浓度线性变
化。随着器件尺寸缩小,为减小短沟道效应,衬底掺杂浓度必须适当提高,
源漏结电容随之增大,结和沟道阻断区之间的寄生电容随之增加。这影响了
电路运行速度,还增加电路的功耗。
在SOI电路中,结与衬底的寄生电容是隐埋的绝缘体电容。该电容正比
于绝缘层Sio2的介电常数,Sio2的介电常数仅为Si的1/3。而且随着器件尺
寸的缩小,隐埋Sio2层的厚度不需要按比例缩小,寄生电容不会增加。另外。
SOI
器件的其他寄生电容,如硅衬底和多晶硅层,金属互连线之间的电容也
SOI 技术的优势及其制造技术
减少了。在VLSI向深亚微米方向发展时,寄生电容的降低将明显提高电路的
速度。
2.2 闭锁效应
闭锁(Latch-up)效应又称可控硅效应,是体硅CMOS电路中的一个特有
的问题。从图2所示的CMOS断面结构图上,可以看到存在纵向NPN横向PNP
两个寄生双极晶体管,他们分别由衬底、阱和源漏结构成。若高掺杂区的内
阻略而不记,那么这些寄生晶体管和Rw、Rs一起构成了图三所示的正反馈电
路。当电流放大系数β1*β2>1,且两个晶体管的基极—发射极正向偏置,闭
锁效应即可触发。
图2 体硅CMOS断面结构图 图3 等
效电路
如果采用SOI结构,由于没有到衬底的导电通道。闭锁效应的纵向通路被切
断。所以SOI具有很好的抗闭锁性。
2.3 热载流子效应
随着器件集成度的提高,尺寸的减小,衬底的掺杂浓度增加,而电源电压没
有相应按比例降低,这使得沟道内的横向、纵向电场急剧增加,载流子在电场加
速下成为热载流子(hot-carrier)。其中一部分注入到栅氧化层中,改变了氧化
层界面内永久电荷的分布。从而引起跨导的减小、阈电压漂移和漏电流减少。当
注入数目较多时,可以检测到栅电流的存在。
高能电子还通过碰撞电离产生电子——空穴对。在体硅器件中所产生的空穴
流入衬底形成衬底电流。衬底电流与栅电流存在一定的关系,且器件寿命与栅氧
化层中热电子注入数目有关。由栅氧化层热载流子退变所定义的器件寿命г与碰
撞离化电流有关,可由下式给出:
rW/ID(M-1)-m (1)
m是碰撞离化放大因子。在全耗尽SOI MOSFET中,M可通过漏端附近对撞离
化系数的积分得到,且与漏电压和栅电压有关。由(1)式可知,器件寿命与放
大因子有关。有关研究发现[1,5,6,7〕全耗尽 SOI MOSFET中的热电子退变要比体
硅弱,SOI的寿命更长可靠性更高。
2.4 辐射效应
在空间环境中,集成电路会受到核辐射。MOS器件是多子器件,抗中子辐射
能力强,但对单粒子事件(SEU)、γ辐照相当敏感。
当一个载能粒子(如α粒子或重离子)入射到一个反偏的P-N结耗尽区及下
面的体硅区时,沿着粒子运行轨迹,硅原子被电离,即产生电子—空穴对。这种
轨迹的存在使其附近的P-N结耗尽层发生短时塌陷,并且使耗尽层电场的等位面
变形,称为“漏斗”(见图4)。在体硅器件内,在电场作用下,电子将被耗尽层
所收集,而空穴向下移动并产生衬底电流。这些电子 …… 此处隐藏:3446字,全部文档内容请下载后查看。喜欢就下载吧 ……
上一篇:保护小股东合资合同范本