数字逻辑第3章习题参考解答

数字逻辑

数字逻辑第3章参考解答：

3.11 对图X3.11（a）所示的AOI电路图，采用AND，OR,INV画出对应的逻辑图。 解：Z

A B C D '

3.12对图X3.11（b）所示的OAI电路图，采用AND，OR,INV画出对应的逻辑图。 解：Z

A B C D '

13 画出NOR3 对应的电路图。

解：3输入端或非门结构应为：上部3个P管串联，下部3个N管并联，结构如图所示。

数字逻辑

3.15画出OR2所对应的电路图。

解：在NOR2电路的输出端后面级联一个INV。

3.59 画出图X3.59逻辑图所对应的电路图。 解：

数字逻辑

3.21 若输出低电平阈值和高电平阈值分别设置为1.5V和3.5V，对图X3.21所示的反相器特性，确定高态与低态的DC噪声容限。 解：由图中可以看到，输出3.5V对应的输入为2.4V,输出1.5V对应的输入为2.5V； 所以，高态噪声容限为：3.5-2.5=1 V ;低态噪声容限为：2.4-1.5=0.9 V。

3.26 利用表3-3计算74HC00的p通道和n通道的导通电阻。 解：采用极端值计算（对商用芯片，最低电源电压设为4.75V） 表中所列输出电压与电流关系如图所示：

数字逻辑

根据电流定律，高态输出时可以建立下列方程：

0.35 4.4 0.91 3.84 0.02 4 R R R R

nn p p

联立求解可得：Rp 0.151k 151 低态输出时可以建立下列方程：

0.1 4.65 0.33 4.42

R 0.02 R R 4 R

pp n n

联立求解可得：Rn 0.060k 60

3.27 对于表3-3所列的74HC00，若设VOLmax=0.33V,VOHmin=3.84V,Vcc=5V,对于下列电阻负载，确定该系列的商用器件是否能够驱动（任何情况下输出电流不能超出IOLmax和IOHmax）.

解：根据表3-3，对于选定的输出电压，最大输出电流限制为4mA. c)820Ω接地：考虑高态输出，等效电路如下：

I=3.84/0.82=4.683 > 4mA 不能驱动。 e) 1kΩ接Vcc：考虑低态输出，等效电路如下：

数字逻辑

I=（5-0.33）/1=4.67 > 4mA 不能驱动。

f) 1.2kΩ接Vcc, 820Ω接地：需要分别考虑低态输出和高态输出。低态输出等效电路如下：

I=（2.03-0.33）/0.487 = 3.49 < 4mA 可以驱动。 高态输出等效电路如下：

I=（3.84-2.03）/0.487 = 3.72 < 4mA 可以驱动。

3.40一个发光二极管导通时的电压降约为2.0V，正常发光时需要约5mA的电流。当发光二极管如图3－54（a）那样连接时，确定上拉电阻的适当值。

解：根据3.7.5所给的条件，低态输出电平VOLmax=0.37V。 对应等效电路如下：

数字逻辑

R=(5-2-0.37)/5=0.526kΩ

3.65 在图3-32（b)中，有多少电流与功率被浪费了。 解：浪费的电流为流过4kΩ电阻的电流：

I=(5-0.24)/4=1.19 mA

浪费的功率为上述电流经过两个电阻产生的功率： P = RI2 = 4.2 x (1.19)2 = 5.95 mW

3.33 对于下列电阻电容的组合，确定时间常数RC 解：a) 5ns b)705ns c)2.21ns d)100ns

3.34 对于一个CMOS电路，将电源电压增加5%，或者将内部电容和负载电容增加5%，哪种方式会导致更大的功率消耗。

答：CMOS的电源消耗主要是动态消耗，其关系为PD CV2f；由该关系可以得出电源增加将导致更大的功率消耗。

3.68 分析图3-37所示反相器的下降时间，设RL=900Ω，VL=2V。 解：该电路图可以等效为下列带开关的一阶电路图。当输出从高态转为低态时，可以等效为开关K从位置1转到位置2。

数字逻辑

按照一阶电路三要素法的分析方法，对于电容上的电压分析如下： 初态：VH=4.45V 终态：VL=0.2V 换路后的等效电阻：R=90Ω 电路时间常数： RC 9ns 输出电压随时间变化关系为：

VOUT VL VH VL e t/

由上式可以得出从3.5V到1.5V 的下降时间为：

t ln

3.5 VL

9.1ns

1.5 VL

3.69 分析图3-37所示反相器的上升时间，设RL=900Ω，VL=2V。 解：与上题类似进行分析，当输出从低态转为高态时，可以等效为开关K从位置12到位置1。

按照一阶电路三要素法的分析方法，对于电容上的电压分析如下： 初态：VL=0.2V 终态：VH=4.45V 换路后的等效电阻：R=164Ω 电路时间常数： RC 16.4ns 输出电压随时间变化关系为：

VOUT VL VH VL (1 e t/ )

数字逻辑

由上式可以得出从1.5V到3.5V 的上升时间为：

t ln

VH 1.5

19ns

VH 3.5