八路抢答器课程设计说明书
发布时间:2024-11-21
发布时间:2024-11-21
八路智力竞赛抢答器
2010级EDA技术
八路智力竞赛抢答器
学生姓名 李文海
学 号 201009120239
所属学院 理学院
专 业 电子信息工程
班 级 二班
日 期 2012/11/29
八路智力竞赛抢答器
一、设计题目
八路智力竞赛抢答器
二、课程设计目的
1、培养数字电路的设计能力。
2、掌握抢答器电脑设计方法。
三、设计内容和要求
3.1 设计内容
⒈设计一个智力竞赛抢答器,可同时供8名选手或8个代表队参加比赛,他们的编号分别是1、2、3、4、5、6、7、8,各用一个抢答按钮,按钮的编号与选手的编号相对应,分别是S0、S1、S2、S3、S4、S5、S6、S7。
⒉给节目主持人设置一个控制开关,用来控制系统的清零(编号显示数
码管灭灯)和抢答的开始。
⒊抢答器具有数据锁存和显示的功能。抢答开始后,若有选手按动抢答
按钮,编号立即锁存,并在LED数码管上显示出选手的编号,同时蜂鸣器给出音响提示。此外,要封锁输入电路,禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。
4.用中小规模集成电路组成智力竞赛抢答器电路,画出各单元电路图和
总体逻辑框图,正确描述各单元功能,合理选用电路器件,画出完整的电路设计图以及写出设计总结报告
3.2 设计要求
⒈抢答器具有定时抢答的功能,且一次抢答的时间可以由主持人设定
(如30s)。当节目主持人启动“开始”键后,要求定时器立即减计时,并用显示器显示,同时蜂鸣器发出声响。
⒉参赛选手在设定的时间内抢答,抢答有效,定时器停止工作,显示器
上显示选手的编号和抢答时刻的时间,并保持到主持人将系统清零为止。
⒊如果定时抢答的时间已到,却没有选手抢答时,本次抢答无效,系统
短暂报警,并封锁输入电路,禁止选手超时后抢答,时间显示器上显示00。
四、设计总体框
如图(一)所示为八路智力竞赛抢答器的总体方框图。其工作原理如下:
八路智力竞赛抢答器
抢答器系统原理框图如上所示。它由主体电路和扩展电路两部分组成,主体电路完成基本抢答后,选手按动抢答键时,能显示选手的编号,同时能封锁输入电路,禁止其他选手抢答,扩展电路完成定时抢答的功能
五、单元电路设计方案和原理说明
⒈抢答器电路设计
其原理说明:
(1)、抢答电路的功能有两个:一是能分辨出选手按键的先后,并锁存优先
抢答者的编号,供译码显示译码电路用;二是要使其它选手按键操作无
效。
(2)、选用优先编码器74LS148、RS锁存器、译码器7448组成抢答电路
(3)、抢答电路工作原理:当控制开关置于“清除”位置时,RS触发器的R端
——
为低电平,输出Q4—Q1全为低电平。此时7448的BI=0, 显示器灭灯;74LS148
—
选通输入ST=0,74LS148处于工作状态,而锁存电路不工作。当控制开关置于“开始”位置时,优先编码电路和锁存电路同时处于工作状态,当有选手按键抢答时,如5号选手优先按5号键,则74LS148输出Y2Y1Y0=010,YEX=0,
—
经RS锁存后,Q1=1,BI=1,7448工作,Q4Q3Q2=101,经7448驱动译码后,显示器显示数字5。Q1=1使74LS148为高电平。即74LS148禁止工作,封锁
八路智力竞赛抢答器
—
其它按键输入,当按下的按键松开后,74LS148的YEX为高电平,但由于Q1输出仍为高电平不变,所以74LS148仍处于不工作状态,其它按键的输入信号不被接受,这就保证抢答者的优先性及抢答电路的准确性。
如图(二)所示为八路智力竞赛抢答器的抢答电路单元图,
⒉定时电路设计
主持人设定抢答器时间,通过预置时间电路对计数器进行预置,计数器的时钟脉冲由秒脉冲电路提供,可预置时间进行倒计时电路选十进制同步可逆,计数器74LS192进行设计,倒计时到零时,定时电路输出低电平有效的“定时到信号 ”。
如图(三)所示为八路智力竞赛抢答器的定时电路单元图。
同步加减计数器74LS192进行设计,具体电路如图3所示。
八路智力竞赛抢答器
⒊报警电路设计
由555定时器和三极管构成报警电路如下图所示,其中555构成多谐振荡器,振荡频率, 其输出经三极管推动扬声器, PR为控制信号,当PR为高电平时,多谐振荡器工作,反之电路停振。
如图(四)所示为八路智力竞赛抢答器的报警电路单元图。
八路智力竞赛抢答器
4.控制电路设计
抢答器控制电路是抢答器设计的关键,它要完成以下三项功能:
①主持人将控制开关拨到“开始”位置时,扬声器发声,抢答电路和定时电路进入正常抢答工作状态。
②当参赛选手按动抢答键时,扬声器发声,抢答电路和定时电路停止工作。
③当设定的抢答时间到,无人抢答时,扬声器发声,同时抢答电路和定时电路停止工作。
根据上述功能要求,由此设计如图五所示的控制电路。
六 程序设计(编码程序):
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY QDJB IS
PORT(CLR: IN STD_LOGIC;
A,B,C,D,E,F,G,H: IN STD_LOGIC;
A1,B1,C1,D1,E1,F1,G1,H1: OUT STD_LOGIC;
STATES: OUT STD_LOGIC_VECTOR(7 DOWNTO 0));
END ENTITY QDJB;
ARCHITECTURE ART OF QDJB IS
CONSTANT W1: STD_LOGIC_VECTOR(7 DOWNTO 0):="00000001";
CONSTANT W2: STD_LOGIC_VECTOR(7 DOWNTO 0):="00000010";
八路智力竞赛抢答器
CONSTANT W3: STD_LOGIC_VECTOR(7 DOWNTO 0):="00000100";
CONSTANT W4: STD_LOGIC_VECTOR(7 DOWNTO 0):="00001000";
CONSTANT W5: STD_LOGIC_VECTOR(7 DOWNTO 0):="00010000";
CONSTANT W6: STD_LOGIC_VECTOR(7 DOWNTO 0):="00100000";
CONSTANT W7: STD_LOGIC_VECTOR(7 DOWNTO 0):="01000000";
CONSTANT W8: STD_LOGIC_VECTOR(7 DOWNTO 0):="10000000";
BEGIN
PROCESS(CLR,A,B,C,D,E,F,G,H) IS
BEGIN
IF CLR='1' THEN STATES<="00000000";A1<='0';B1<='0';C1<='0';D1<='0'; E1<='0';F1<='0';G1<='0';H1<='0';
ELSIF (A='1'AND B='0'AND C='0'AND D='0'AND E='0'AND F='0'AND G='0'AND H='0') THEN
A1<='1'; B1<='0'; C1<='0'; D1<='0'; E1<='0';F1<='0'; G1<='0';H1<='0'; STATES<=W1;
ELSIF (A='0'AND B='1'AND C='0'AND D='0'AND E='0'AND F='0'AND G='0'AND H='0') THEN
A1<='0'; B1<='1'; C1<='0'; D1<='0';E1<='0';F1<='0';
G1<='0';H1<='0'; STATES<=W2;
ELSIF (A='0'AND B='0'AND C='1'AND D='0'AND E='0'AND F='0'AND G='0'AND H='0') THEN
A1<='0'; B1<='0'; C1<='1'; D1<='0';E1<='0';F1<='0';
G1<='0';H1<='0'; STATES<=W3;
ELSIF (A='0'AND B='0'AND C='0'AND D='1'AND E='0'AND F='0'AND G='0'AND H='0') THEN
A1<='0'; B1<='0'; C1<='0'; D1<='1';E1<='0';F1<='0';
G1<='0';H1<='0'; STATES<=W4;
ELSIF (A='0'AND B='0'AND C='0'AND D='0'AND E='1'AND F='0'AND G='0'AND H='0') THEN
八路智力竞赛抢答器
A1<='0'; B1<='0'; C1<='0'; D1<='0';E1<='1';F1<='0'; G1<='0';H1<='0'; STATES<=W5;
ELSIF (A='0'AND B='0'AND C='0'AND D='0'AND E='0'AND F='1'AND G='0'AND H='0') THEN
A1<='0'; B1<='0'; C1<='0'; D1<='0';E1<='0';F1<='1'; G1<='0';H1<='0'; STATES<=W6;
ELSIF (A='0'AND B='0'AND C='0'AND D='0'AND E='0'AND F='0'AND G='1'AND H='0') THEN
A1<='0'; B1<='0'; C1<='0'; D1<='0';E1<='0';F1<='0'; G1<='1';H1<='0'; STATES<=W7;
ELSIF (A='0'AND B='0'AND C='0'AND D='0'AND E='0'AND F='0'AND G='0'AND H='1') THEN
A1<='0'; B1<='0'; C1<='0'; D1<='0';E1<='0';F1<='0'; G1<='0';H1<='1'; STATES<=W8;
END IF;
END PROCESS;
END ARCHITECTURE ART;
上一篇:项目工程施工进度管理办法