《时序逻辑电路》练习题

[5.1] 分析图P5.8的计数器电路，说明这是多少进制的计数器。十进制计数器74160的功能表见表5.3.4。

[5.2] 分析图P5.9的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。十六进制计数器74LS161的功能表如表5.3.4所示。

[5.11] 试分析图P5.11的计数器在M=1和M=0时各为几进制。74LS160的功能表同上题。

[5.12] 图P5.12电路是可变进制计数器。试分析当控制变量A为1和0时电路各为几进制计数器。74LS161的功能表见题5.10。

[5.13] 设计一个可控制进制的计数器，当输入控制变量M=0时工作在五进制，M=1

时工作在十五进制。请标出计数输入端和进位输出端。

[解] 见图A5.13。

[5.15] 试分析图P5.15计数器电路的分频比(即Y与CP的频率之比)。74LS161的功能表见题5.10。

[解] 利用与上题同样的分析方法，可得74LS161(1)和74LS161(2)的状态转换图如图

A5.15(a)、(b)所示。可见， 74LS 161(1)为七进制计数器，且每当电路状态由1001~1111时，给74LS 161(2)一个计数脉冲。74LS 161(2)为九进制计数器，计数状态由0111~1111循环。整个电路为63进制计数器，分频比为1:63。

[5.16] 图P5.16电路是由两片同步十进制计数器74160组成的计数器，试分析这是多少进制的计数器，两片之间是几进制。74160的功能表见题5.10。

[解] 第（1）片74160接成十进制计数器，第（2）片74160接成了三进制计数器。第

（1）片到第（2）片之间为十进制，两片中串联组成71~90的二十进制计数器。

[5.17] 分析图P5.17给出的电路，说明这是多少进制的计数器，两片之间多少进制。74LS161的功能表见题5.10。

[解] 在出现LD=0信号以前，两片74LS161均按十六进制计数。即第（1）片到第（2）片之间为十六进制。当第（1）片计为2，第（2）片计为5时产生LD=0信号，总的进制为5×16＋2＋1＝83。故为八十三进制计数器。计数范围0000000~1010010（83进）。

[5.24] 设计一个序列信号发生器电路，使之在一系列CP信号作用下能周期性地输出“0010110111”的序列信号。

[解] 可以用十进制计数器和8选1数据选择器组成这个序列信号发生器电路。若将十进制计数器74160的输出状态Q3Q2Q1Q0作为8选1数据选择器的输入，则可得到数据选择器的输出Z与输入Q3Q2Q1Q0之间关系的真值表。

Q

3 Q2 Q1 Q0 Z

0 0 0 0 0 0 0 0 1 0

0 0 1 0 1

0 0 1 1 0 0 1 0 0 1

0 1 0 1 1

0 1 1 0 0 0 1 1 1 1

1 0 0 0 1

1 0 0 1 1

若取用8选1数据选择器74LS251（见图A5.24（a）），则它的输出逻辑式可写为

Y=D0(210)+D1(21A0)+D2(2A10)+D3(2A1A0)

由真值表写出Z的逻辑式，并化成与上式对应的形式，则得到 +D4(A210)+D5(A21A0)+D6(A2A10)+D7(A2A1A0)

Z=Q3(210)+Q3(21Q0)+3(2Q10)+0 (2Q1Q0)

+3(Q210)+3(Q21Q0)+0 (Q2Q10)+3(Q2Q1Q0)

令A2=Q2，A1=Q1，A0=Q0，D0=D1=Q3 ，D2=D4=Q5=Q7=3，D3=D6=0，

则数据选择器的输出Y即所求之Z。所得到的电路如图A5.24(a)所示。