第6章 时序逻辑电路2

总结集成触发器： 74LS160:异步清零、同步预置数、clk 触发、同步十进 制加法计数器 74LS161:异步清零、同步预置数、同步十六进制 … 74LS162:同步清零、同步预置数、clk 触发、同步十进 制加法计数器 74LS163:同步清零、同步预置数、同步十六进制 … R'D 0 1 1 1 1 LD' EP ET CLK 工作状态 同步 × × × × 异步清零 0 × × 同步置数 1 1 1 加计数 1 0 1 × 保持 1 × 0 × 保持(C=0)1

EP ET

D0

D1

D2

D3

161,163

C0LD

160,162 clk Q0 Q1 Q2

Q3 R D

74LS190:异步预置数，单时钟十进制加/减可逆计数器74LS191:异步预置数，单时钟十六进制 … 74LS192:异步清零，异步预置数，双时钟十进制加/减可 逆计数器 74LS193:异步清零，异步预置数，双时钟十六进制 …

RD LD CLKU CLKD 工作状态 1 * * * 异步清零CLKU CLKD RD

D0

D1

D2

D3

00 0

01 1

*↑ 1

*1 ↑

异步置数加计数 减计数

CO'BO' LD'

193(192)Q0 Q1 Q2 Q3

集成计数器的清零或置数控制端有异步和同步之分，一定要注意异步和同步的区别： 同步方式：同步输入端信号到来时，输出不改变状态，而是要 等到clk触发沿到来才完成清零或置数任务 异步方式：异步输入端信号到来时,马上清零或置数,与clk无关。

三、任意进制计数器的构成 为了得到任意进制的计数器，一个简便可行的方法是 利用已有进制计数器经不同连接方式得到不同进制的计数器。 通常利用计数器的清零端或置数控制端让电路跳过某 些状态而获得M进制计数器。

假定已有N进制计数器，要得到M进制计数器(一)M<N时 设计思想: N进制计数器 跳过N-M个状态 M进制计数器 如：十进制计数器→六进制计数器0000 Q3Q2Q1Q0 0001 0010 0011 0100

/11001 1000

/10111 0110 0101

1. 用同步清零端或置数端获得M进制计数器

过渡状态

2. 利用异步清零端或异步置数控制端产生M进制计数器4

1. 用同步清零端或置数端获得M进制计数器

例1:用74LS162构成六进制加法计数器 ①用清零端 R D=0 同步清零 当计数到0101时产生清零信号,到clk 所以可用 (Q3Q2Q1Q0 ) R 做清零信号. DD0 D1 D2 D3 C

到来时Q3Q2Q1Q0=0000,R (Q2Q0 ) D

1

EP ET

162Q1 Q2 Q3

LDRD

1

clk

clk Q0

进位信号 进位信号

②用同步预置数控制端 LD′ 同步置数成0000 同样可用 LD (Q2Q0 ) ,D3D2D1D0=0000实现01

0 D1

0 D2

0 D3 LD Q3 RD 1

必须输入 0000

EP D0 ET clk clk Q 0

C

162Q1 Q2

进位信号 进位信号6

例2: 利用74LS163构成余3码十进制加法计数器。

分析：74LS163为同步清零，同步并行置数，同步16进制加法计数器 Q3Q2Q1Q0/C0000 0001

有效状态不包括0000的, 只能利用同步预置数功能

0010

0011

0100

0101

/11111

LD′=(Q3Q2 )′ /1

0110

D3D2D1D0=0011

1010 1001 1000

1110

1101

1100

1011

0111

LD′=(Q3Q2)′ ,

D3D2D1D0=0011

Ep=ET=1 ,1 1 D0

R'D=11 D1 0 D2 0 D3 C 0 LD Q3 RD 1

EPET clk

163Q1 Q2

clk Q0

进位信号8

2.利用异步清零端或异步置数控制端产生M进制计数器 由于异步输入端信号到来时，计数器马上清零或置数， 所以必须用第M+1个状态产生异步控制信号 例1:利用74LS160产生六进制加法计数器 分析：Q3Q2Q1Q0 0000 0001 0010 0011 0100

1001

1000

0111

0110

0101

过渡状态LD'=1 R'D=(Q2Q1)'9

EP=ET=1

LD'=1

R'D=(Q2Q1)'

1

EP D0

D1

D2

D3

C0 LD 1

ET clkclk Q0

160Q1 Q2 Q3

RD

进位信号10

例2:用置数法将74160接成六进制计数器。 (a)置入0000

(b)置入1001

例3 用集成计数器74LS161设计可控进制的加法计数器。当输 入控制变量M=0时，工作在8进制，M=1时，工作在6进制。 解：终点相同：1001 M M=0时： 0010 - 0011------10011

0 D0 D1 D2

0 D3 C 0LD

M=1时： 0100 - 0101------1001clk D3=0 D2=M D1=M' D0=0

EP

ET

161Q2

clk Q Q 0 1

Q3 RD

1

例4 用集成计数器74LS160设计可控进制的加法计数器。当输 入控制变量M=0时，工作在8进制，M=1时，工作在6进制。 解：起点相同：0000 M=0时： 0000 - 0001------0111 M=1时： 0000 - 0001------0101用LD′: D3D2D1D0=0000 LD'=(M'Q2Q1Q0+MQ2Q0 )'13

clk

clk

(二)M>N时设计思想 : 先将多片集成计数器组合起来 , 再构成M进 制计数器. 首先介绍大容量计数器连接方式 例1: 用两片同步十进制加法计数器接成100 进制加法计数器. 并行进位方式: CLK1=CLK2=CLK

串行进位方式CLK1=CLK CLK2=C'o

例2: 用两片同步十进制计数器74LS160接成29进制计数器.分析:29进制:计数0~28,首先把两片160连接成100进制计数器 若用160的异步清零端,则用29做过渡状态,产生清零信号(两片 160同时清零--------整体置零方式);

9

28

2