第6章 总线时序2009
时间：2025-07-12
微机原理燕山大学课件
微机原理检测教研室
微机原理燕山大学课件
第七章 8086CPU的总线操作与时序 的总线操作与时序
时钟周期(T状态周期 时钟周期 状态周期) 状态周期 机器周期(总线周期 机器周期 总线周期) 总线周期 1.时序概念 时序概念: 时序概念 指令周期 空闲状态周期T 空闲状态周期 I 等待周期T 等待周期 w 存储器及外设读写周期 2.典型总线周期 典型总线周期 中断响应周期 总线请求/响应周期 总线请求 响应周期
微机原理燕山大学课件
第七章 8086CPU的总线操作与时序 的总线操作与时序
1. 有利于我们深入了解指令的执行过程 2. 有利于我们在编程时适当选用指令以缩短指 令的存贮空间和指令执行时间 举例 3. CPU与存贮器或 端口连接时，要考虑如何 与存贮器或I/O端口连接时 与存贮器或 端口连接时， 实现时序上的配合 4. 微型机用于实时控制时 必须估计或计算CPU 微型机用于实时控制时,必须估计或计算 必须估计或计算 完成操作所需时间,以便与控制过程配合 完成操作所需时间 以便与控制过程配合
微机原理燕山大学课件
总 线 时 序
6.1 时钟周期总线周期指令周期 6.2 系统复位操作 6.3 总线操作与时序
微机原理燕山大学课件
第六章 8086CPU的总线操作与时序 的总线操作与时序
6.1 时钟周期、总线周期和指令周期 时钟周期、1.时钟周期 (T状态周期 时钟周期 状态周期 状态周期Clock Cycle) 微处理器内部操作的最基本时间单位， 宽 微处理器内部操作的最基本时间单位 ， 度为时钟信号相邻两上升沿之间的时间间隔。 度为时钟信号相邻两上升沿之间的时间间隔。T1 T2 T3 T4
微机原理燕山大学课件
第六章 8086CPU的总线操作与时序 的总线操作与时序
2.机器周期 总线周期 机器周期(总线周期 机器周期 总线周期Bus Cycle) 微机处理器BIU与外部电路之间进行一次数据 与外部电路之间进行一次数据 微机处理器 传送操作所占用的时间，包含若干个时钟周期。 传送操作所占用的时间，包含若干个时钟周期。
总线周期 T1 CLK AD地址 数据 地址
总线周期 T4 TI T1 T2 T3数据
T2
T3
T4
微机原理燕山大学课件
第六章 8086CPU的总线操作与时序 的总线操作与时序
3.指令周期 指令周期(Instruction Cycle) 指令周期
执行一条指令所需要的时间， 执行一条指令所需要的时间 ， 由一至若 干个机器(总线 周期组成 干个机器 总线)周期组成。 总线 周期组成。
微机原理燕山大学课件
第六章 8086CPU的总线操作与时序 的总线操作与时序
6.2 系统的复位操作8086CPU的 RESET引脚用于系统复位 ， 可 的 引脚用于系统复位， 引脚用于系统复位 完成系统复位和启动操作。 复位时， 完成系统复位和启动操作 。 复位时 ， CPU内部 内部 指令队列清空，除CS置为 指令队列清空， 置为FFFFH 外，所有内部 置为 寄存器都清零。启动后，从内存的FFFF0H开始 寄存器都清零。启动后
,从内存的 开始 执行程序， 执行程序，FFFF0H处一般存放一条无条件转移 处一般存放一条无条件转移 指令，转向系统程序的入口地址。 指令，转向系统程序的入口地址。
微机原理燕山大学课件
第六章 8086CPU的总线操作与时序 的总线操作与时序 至少四个时钟周期 CLK
REST输入 输入 内部REST 内部 控制线 ALE、 、 HLDA 地址线
8086CPU复位时序图 复位时序图
微机原理燕山大学课件
第六章 8086CPU的总线操作与时序 的总线操作与时序
6.3 总线操作与时序Intel 8086微处理器采用总线复用操作方式。 微处理器采用总线复用操作方式。 微处理器采用总线复用操作方式 8086的16位数据总线和地址总线的低 位是共用 位数据总线和地址总线的低16位是共用 的 位数据总线和地址总线的低 的，典型的总线周期如图总线周期 总线周期
T1 CLK AD地址
T2
T3数据
T4
TI
T1地址
T2
T3数据
T4
微机原理燕山大学课件
第六章 8086CPU的总线操作与时序 的总线操作与时序
在没有插入等待时钟周期 W的情况下 ， 总线周期 在没有插入等待时钟周期T 的情况下， 个时钟周期组成， 由4个时钟周期组成，即图中 1、T2、T3、T4 个时钟周期组成 即图中T 在 T1 期间 期间CPU把存储器或外设的地址放到总线上 ， 把存储器或外设的地址放到总线上， 把存储器或外设的地址放到总线上 这些地址信息由ALE控制锁存到地址锁存器中 ， 控制锁存到地址锁存器中， 这些地址信息由 控制锁存到地址锁存器中 以便使总线上可以传送数据信息。 以便使总线上可以传送数据信息。 T2 期间分时复用的地址 数据总线处于高阻态 ， 以 期间分时复用的地址/数据总线处于高阻态 数据总线处于高阻态， 便为读入或写出数据作准备。 便为读入或写出数据作准备。 在 T3 和 T4 期间 ， 读或写的数据出现在总线上 ， 以 期间， 读或写的数据出现在总线上， 便完成读或写的操作。 便完成读或写的操作。
微机原理燕山大学课件
第六章 8086CPU的总线操作与时序 的总线操作与时序
等待周期T 等待周期 W:一个总线周期 T1地址总线 READY 地址输出
T2
T3
TW
T4 数据输入< …… 此处隐藏：1369字，全部文档内容请下载后查看。喜欢就下载吧 ……
第6章 总线时序2009.doc
将本文的Word文档下载到电脑
