嵌入式计算机可测试性设计研究与实现

嵌入式计算机可测试性设计研究与实现

复旦大学

硕士学位论文

嵌入式计算机可测试性设计研究与实现

姓名：林金晓

申请学位级别：硕士

专业：计算机软件与理论

指导教师：彭澄廉

20070522

嵌入式计算机可测试性设计研究与实现

摘要

随着电路技术进入超大规模集成（ｖＬＳＤ时代，系统复杂度的不断提高和工艺技术的持续发展都使得电路节点的物理可访问性正逐步被削弱，测试开销在电路和系统总开销中所占的比例不断上升。传统的测试方法正面ｌ临严重的挑战。测试算法的研究和测试实践证明了一个基本的事实：对一个不具有可测试性的电路进行测试是徒劳的，只有提高电路的可测试性，才能使电路的测试问题得到简化并最终得到解决ＩｌＪ。

本文首先介绍嵌入式测试技术发展状况，然后对边界扫描测试技术进行较为详细的研究和阐述，最后给出基于边晃扫描测试技术的测试系统实现。内容主要包括：

１．简单介绍可测试设计技术的主要研究内容、主要优点及实现方法。

２．详细介绍应用最广泛的可测试性设计技术一边界扫描测试技术的主要思

想，边界扫描单元基本结构，并对其可测试性机制实现方法进行了较深

入的探讨。随后介绍边界扫描测试技术主要测试类型，并重点讨论了边

界扫描测试技术涉及到的故障模型、故障字典以及相关的常用算法。

３．重点介绍嵌入式计算机可测试性设计系统的设计和实现。首先介绍被测

嵌入式计算机．类蜂巢快速样机平台的可测试性机制实现，然后详细描述

测试软件系统整体架构设计，及各个功能模块实现。软件系统的主要功

能模块包括：电路板的设计描述文件解析模块，测试向量生成模块，测

试向量加载和器件状态控制模块，故障分析和定位模块等。该软件系统

也能够对其他实现了边界扫描可测试性机制的嵌入式计算机进行测试，

并支持国际标准的向量格式．ＳＶＦ，具有较好的通用性。

４．总结边界扫描技术的发展趋势，并指出本测试系统进一步的研究内容。关键词：可测试性设计边界扫描故障诊断互连测试ＪＴＡＧ

嵌入式计算机可测试性设计研究与实现

Ａｂｓｔｒａｃｔ

ＡｓＶＬＳＩ（Ｖｅｒｙ－ｌａｒｇｅ ｓｃａｌｅｉｎｔｅｇｒａｔｉｏｎ）ｈａｓｂｅｃｏｍｅ

ｅｖｅｒｔｈｅｍａｉｎｓｔｒｅａｍｏｆｃｉｒｃｕｉｔｔｅｃｈｎｏｌｏｇｙ，ｔｈｅｉｎｃｒｅａｓｉｎｇｃｏｍｐｌｅｘｉｔｙｏｆｃｉｒｃｕｉｔａｎｄｔｈｅｒａｐｉｄｄｅｖｅｌｏｐｍｅｎｔｏｆＩＣ

ａｃｃｅｓｓｉｂｉｌｉｔｙｏｆｐｈｙｓｉｃａｌｎｏｄｅｍｏｒｅｔｅｃｈｎｏｌｏｇｙｈａｖｅｍａｄｅｔｈｅ

ｉｍｐｏｓｓｉｂｌｅ．Ｔｈｅｔｅｓｔｃｏｓｔｐｒｏｐｏｒｔｉｏｎｒａｉｓｅｄｉｆｆｉｃｕｌｔ，ｅｖｅｎｍｕｃｈｈｉｇｂｅｒａｎｄｔｈｅｃｏｎｖｅｎｔｉｏｎａｌｔｅｓｔｍｅｔｈｏｄｉｓｆａｃｉｎｇｍｏｒｅａｎｄｍｏｒｅｃｈａｌｌｅｎｇｅｓ．Ｔｈｅｒｅｓｅａｒｃｈｅｓｏｎｔｅｓｔａｌｇｏｒｉｔｈｍａｎｄｔｅｓｔｐｒａｃｔｉｃｅｐｒｏｖｅｔｈｉｓｅｓｓｅｎｔｉａｌｆａｃｔ：ｉｔｉｓｉｎｖａｉｎｔｏｔｅｓｔｔｈｅｃｉｒｃｕｉｔｗｉｔｈｏｕｔｔｅｓｔａｂｉｌｉｔｙ；ｔｈｅｏｎｌｙｍｅｔｈｏｄｔｏｓｉｍｐｌｉｆｙ

ｔｅｓｔａｂｉｌｉｔｙｏｆｃｉｒｃｕｉｔ．

Ｔｌｌｉｓｐａｐｅｒｆｉｒｓｔｏｕｔｌｉｎｅｓｔｈｅ

ａｎｄａｎｄｓｏｌｖｅｔｈｅｔｅｓｔｐｒｏｂｌｅｍｏｆＶＬＳＩｃｉｒｃｕｉｔｉｓｉｍｐｒｏｖｉｎｇｔｈｅｄｅｖｅｌｏｐｍｅｎｔｏｆｔｅｓｔｔｅｓｔＴｅｃｈｎｏｌｏｇｙｆｏｒｅｍｂｅｄｄｅｄｓｙｓｔｅｍ。ｔｈｅｎｄｉｓｃｕｓｓｅｓＤＦＴａｎｄＢｏｕｎｄａｒｙ－Ｓｃａｎ

ｔｅｓｔｔｅｃｈｎｏｌｏｇｙｉｎｄｅｔａｉｌ；ｆｉｎａｌｌｙｏｎｐｒｅｓｅｎｔｓｔｈｅｃｏｎｓｔｒｕｃｔｉｏｎｏｆｔｈｅｓｙｓｔｅｍＷｅｄｅｖｅｌｏｐｅｄｂａｓｅｄ

ｏｆｔｈｉｓｐａｐｅｒａｒｅａｓｆｏｌｌｏｗｓ：Ｂｏｕｎｄａｒｙ－Ｓｅｅｎｔｅｓｔｔｅｃｈｎｏｌｏｇｙ．Ｔｈｅｍａｉｎｃｏｎｔｅｎｔｓ

１．ＩｎｔｒｏｄｕｃｅｓｔｈｅＤＦＴ（ｄｅｓｉｇｎｆｏｒｔｅｓｔａｂｉｌｉｔｙ）ｔｅｃｈｎｏｌｏｇｙａｎｄｈｏｗｔｏａｐｐｌｙｉｔ．

２．Ｐａｒｔｉｃｕｌａｒｌｙｄｉｓｃｕｓｓｅｓｔｈｅｍａｉｎｉｄｅａ

ｍｏｓｔｐｏｐｕｌａｒＤＦＴＢｏｕｎｄａｒｙ—Ｓｃａｎｔｈｅｂａｓｉｃｔｅｓｔｔｅｃｈｎｏｌｏｇｙｗｈｉｃｈｉｓｔｈｅｔｅｃｈｎｏｌｏｇｙ，ｄｅｓｃｒｉｂｅｓ

Ｂｏｕｎｄａｒｙ－ＳｃａｎｓｔｒｕｃｔｕｒｅｏｆＢｏｕｎｄａｒｙ－Ｓｃａｎｔｏｃｅｌｌ．ＰｒｅｓｅｎｔｓｈｏｗｔｅｓｔｓｔｅｃｈｎｏｌｏｇｙＷａｓａｐｐｌｉｅｄＤＦＴ

ｌｅｖｅｌ．ｔｅｃｈｎｏｌｏｇｙｏｎｄｉｆｆｅｒｅｎｔｌｅｖｅｌｓｕｃｈａｓｃｈｉｐｌｅｖｅｌ，ｂｏａｒ …… 此处隐藏：12306字，全部文档内容请下载后查看。喜欢就下载吧 ……