第6章_仲裁器和总线监控器_mpc83xx中文手册

MPC8349E PowerQUICC II Pro Integrated Host Processor Family Reference Manual

第六章 仲裁器和总线监控器

本章介绍MPC8349E设备中的仲裁器的工作原理。此外，还介绍仲裁器的配置、控制和状态寄存器。

6.1 概述

仲裁器负责提供一致性系统总线（coherent system bus）的仲裁。它跟踪所有的地址和数据的总线占用，并为主设备和从设备提供仲裁信号。此外，它还监控总线，报告错误和协议违反情况。

仲裁器具有以下特点：

支持可编程流水线深度（从1到4） 支持4层优先级的总线仲裁

支持重发请求模式：源自同一主设备的可编程连续事务的数量（最多8个事务） 支持数据流操作

支持可编程地址总线驻留（parking）模式：禁用、驻留在最后一个总线所有者、驻留

在软件选择的主设备。

仅要求地址、保留的和非法的事务类型，提出有关报告，且可以提出可屏蔽中断

提供地址占用超时定时器和数据占用超时检测定时器，任何一个定时器超时都可以发出

可屏蔽中断

报告传输错误，可以发出可屏蔽中断

可以为每种错误事件发出常规或机器检查中断（可编程）

6.1.1 一致性系统总线概述

一致性系统总线是MPC8349E的核心总线。设备内从主设备到从设备的所有数据事务都经过该一致性系统总线。MPC8349E一致性系统总线支持流水事务。它拥有独立的地址和数据占用（tenure）。流水深度决定在第一个数据占用完成之前可以开始的地址占用的数量。

基本突发长度等于核的高速缓存线（cache line）的长度，为32字节。使用重复请求模式，一个主设备可以执行最多8个连续的突发。连续事务的最大数量可以用可编程仲裁器配置寄存器限制。详情请参见6.2.1节“仲裁器控制寄存器（ACR）”。

6.2 仲裁器内存映射/寄存器定义

表6-1展示了仲裁器的配置、控制和状态寄存器的内存映射。

MPC8349E PowerQUICC II Pro Integrated Host Processor Family Reference Manual

复位值由复位字的核PLL配置确定。需求参见第四章“复位、时钟定时和初始化”。 2

寄存器AEATR和AEADR仅受/PORESET断言（assertion）的影响。

6.2.1 仲裁器配置寄存器（ACR Arbiter Configuration Register）

仲裁器配置寄存器（ACR）定义仲裁器模式和总线上的驻留（parked）主设备。图6-1表示了ACR的字段。

注意，COREDIS和位10－11的复位值根据复位配置字确定（关于复位配置字的更详细信息参见第四章“复位、时钟同步和初始化”）

图 6-1 仲裁器配置寄存器（ACR）

表6-2描述了ACR的各个字段。

1

MPC8349E PowerQUICC II Pro Integrated Host Processor Family Reference Manual

12 13-15

- PIPE_DEP

写保留，读=0 流水深度(未完成的事务的数量) 。 000 流水深度 1 (1 个未完成的事务) 001 流水深度 2 (2 个未完成的事务) 010 流水深度 3 (3 个未完成的事务) 011 流水深度 4(4 个未完成的事务) 1xx 保留 写保留，读=0 PCI 重复计数。 指定使用/REPEAT 请求模式时，PCI 主设备可以执行的连续 事务的最大数量。 000 一个连续事务 (禁用/REPEAT 请求模式) 001 两个连续事务 010 三个连续事务 011 四个连续事务 100 五个连续事务 101 六个连续事务 110 七个连续事务 111 八个连续事务 写保留，读=0 重复计数。 指定使用/REPEAT 请求模式时， 任何主设备 (PCI 除外)可以执行的连续事务的最大数量。 000 1 个连续事务 (禁用/REPEAT 请求模式) 001 2 个连续事务 010 3 个连续事务 011 4 个连续事务 100 5 个连续事务 101 6 个连续事务 110 7 个连续事务 111 8 个连续事务 注意： 注意：建议不要将该字段编为 4 个以上的连续事务。 写保留，读=0 地址驻留。指定仲裁器总线驻留模式。 00 驻留到主设备。仲裁器将地址总线驻留到主设备，主 设备由 PARKM 字段的数字选择。 01 驻留到最后一个所有者。仲裁器将地址总线驻留到最 后一个总线所有者。 10 禁用。 如果未出现 BR, 仲裁器不向任何主设备断言 BG。 11 保留 驻留主设备。 0000 e300 核 0001 PCI1、PCI2、DMA 0010 TSEC1 0011 TSEC23

16 17-19

- PCI_RPTCNT

20 21-23

- RPTCNT

24-25 26-27

- APARK

28-31

PARKM

MPC8349E PowerQUICC II Pro Integrated Host Processor Family Reference Manual

6.2.2 仲裁器定时器寄存器（ATR Arbiter Timers Register）

仲裁器定时器寄存器（ATR）定义仲裁器地址超时（ATO）和数据超时（DTO）的值。图6-2列出了ATR的各个字段。

图6-2 仲裁器定时器寄存器（ATR）

表6-3说明了ATR的字段。

MPC8349E PowerQUICC II Pro Integrated Host Processor Family Reference Manual

6.2.3 仲裁器事件寄存器（AER Arbiter Event Register）

仲裁器使用仲裁器事件寄存器（AER）报告错误事务。写入全1清除该寄存器。图6-3列出了AER的字段。

图6-3 仲裁器事件寄存器（AER）

表6-4说明了AER的字段。

6.2.4 仲裁器中断定义寄存器（AIDR Arbiter Interrupt Defination Register）

仲裁器中断定义寄存器（AIDR）定义出现不同错误情况时的中断。置位某一位将对应的中断定义为MCP中断，清除某一位则将对应的中断定义为常规中断。图6-4列出了AIDR的字段。

MPC8349E PowerQUICC II Pro Integrated Host Processor Family Reference Manual

图6-4 仲裁器中断定义 …… 此处隐藏：6834字，全部文档内容请下载后查看。喜欢就下载吧 ……