总线技术介绍

第六章 总线技术6.1 总线技术概述 6.2 系统总线 6.3 局部总线 6.4 外设总线 6.5 通信总线 6.6 AGP总线 总线

总线技术介绍

本章学习目标ISA总线和 总线和EISA总线的性能特点和基本参数 总线和 总线的性能特点和基本参数 PCI总线的性能特点、功能结构和主要用途 总线的性能特点、 总线的性能特点 USB总线和 总线和IEEE1394总线的性能特点、功能结 总线的性能特点、 总线和 总线的性能特点 构和主要用途 AGP总线的性能特点和功能结构 总线的性能特点和功能结构

总线技术介绍

6.1 总线技术概述 1总线是在模块和模块之间或设备与设备之间的一组进行互连 和传输信息的信号线，信息包括指令、数据和地址。 和传输信息的信号线，信息包括指令、数据和地址。

总线标准是指芯片之间、插板之间及系统之间，通过总线进行连 是指芯片之间、插板之间及系统之间， 接和传输信息时，应遵守的一些协议与规范， 接和传输信息时，应遵守的一些协议与规范，包括硬件和 软件两个方面。 软件两个方面。

总线技术介绍

6.1.1 总线分类 11按总线功能或信号类型划分为： 1) 按总线功能或信号类型划分为： 数据总线：双向三态逻辑，线宽表示了线数据传 数据总线：双向三态逻辑， 输的能力。 输的能力。 地址总线：单向三态逻辑，线宽决定了系统的寻 地址总线：单向三态逻辑， 址能力。 址能力。 控制总线：就某根来说是单向或双向。控制总线 控制总线：就某根来说是单向或双向。 最能体现总线特点， 最能体现总线特点，决定总线功能的强弱和适应 性。

总线技术介绍

6.1.1 总线分类 11按总线的层次结构分为： 2) 按总线的层次结构分为： CPU总线：微机系统中速度最快的总线，主要在CPU CPU总线 微机系统中速度最快的总线，主要在CPU 总线： 内部，连接CPU内部部件， CPU周围的小范围内也 CPU内部部件 内部，连接CPU内部部件，在CPU周围的小范围内也 分布该总线，提供系统原始的控制和命令。 分布该总线，提供系统原始的控制和命令。 局部总线：在系统总线和CPU总线之间的一级总线， 局部总线：在系统总线和CPU总线之间的一级总线， CPU总线之间的一级总线 提供CPU和主板器件之间以及CPU CPU和主板器件之间以及CPU到高速外设之间的 提供CPU和主板器件之间以及CPU到高速外设之间的 快速信息通道。 快速信息通道。 系统总线：也称为I/O总线，是传统的通过总线扩展 系统总线：也称为I/O总线， I/O总线 卡连接外部设备的总线。由于速度慢， 卡连接外部设备的总线。由于速度慢，其功能已经 被局部总线替代。 被局部总线替代。 通信总线：也称为外部总线，是微机与微机，微机 通信总线：也称

为外部总线，是微机与微机， 与外设之间进行通信的总线。 与外设之间进行通信的总线。

总线技术介绍

总线技术介绍

6.1.2 总线的主要性能参数总线宽度总线宽度又称总线位宽，指的是总线能同时传送数据的位数。 总线宽度又称总线位宽，指的是总线能同时传送数据的位数。

总线频率总线频率是总线工作速度的一个重要参数，工作频率越高， 总线频率是总线工作速度的一个重要参数，工作频率越高，传 送速度越快。 送速度越快。

总线带宽总线带宽又称总线的数据传输率， 总线带宽又称总线的数据传输率，是指在一定时间内总线上可 传送的数据总量，用每秒钟最大传送数据量来衡量。 传送的数据总量，用每秒钟最大传送数据量来衡量。

总线带宽或数据传输率=(总线宽度/8位 总线带宽或数据传输率=(总线宽度/8位)×总线频率 =(总线宽度/8单位为MB/S(总线频率以MHz为单位) 单位为MB/S(总线频率以MHz为单位) MB/S MHz为单位

总线技术介绍

6.1.3 总线标准的特性物理特性:总线物理连接方式(电缆式、蚀刻式), 1.物理特性: 总线物理连接方式(电缆式、蚀刻式), 总线根数、插头和插座形状， 总线根数、插头和插座形状，引脚排列 等。 功能特性: 描述一组总线中每一根线的功能。 2.功能特性: 描述一组总线中每一根线的功能。 电器特性: 3.电器特性: 定义每根线上信号的传递方向以及有效 电平范围。一般定义送入CPU CPU的信号为输 电平范围。一般定义送入CPU的信号为输 入信号， CPU中送出的信号是输出信号 入信号，从CPU中送出的信号是输出信号 。低电平有效的信号用信号名上一横线 或信号名后带#来表示。 或信号名后带#来表示。 时间特性: 定义每一根线在什么时候有效， 4.时间特性: 定义每一根线在什么时候有效， 这和总线操作的时序有关。 这和总线操作的时序有关。

总线技术介绍

6.1.4 总线传输和传输控制总线传输的4 一、总线传输的4个阶段 总线请求和仲裁阶段： 1.总线请求和仲裁阶段：主模块向总线仲裁机构提出总线使用申请， 主模块向总线仲裁机构提出总线使用申请，总线仲裁 机构决定使用总线的主模块。 机构决定使用总线的主模块。

2.寻址阶段： 寻址阶段：拥有总线使用权的主模块发出本次要访问的从模块的 地址及有关命令，该从模块被选中并启动。 地址及有关命令，该从模块被选中并启动。

数据传送阶段： 3.数据传送阶段：主模块和从模块间进行双( 主模块和从模块间进行双(单)向数据传送。

结束阶段： 4.结束阶段： 从模块均撤出总线。 主、从模块均撤出总线。

总线技术介绍

6.1.4 总线传输和传输控制二、总线传送控制

clk1.同步方式 .

主

从

2.异

步方式 .

REQ

比同步方式慢 比同步方式慢 总线频带窄 总线频带窄 总线传输周期长 总线传输周期长

主ACK

从

总线技术介绍

6.1.4 总线传输和传输控制3.半同步方式 wait/ready信号是单 信号是单 向的，不是互锁的。 向的，不是互锁的。 4. 4.分离方式 clk 总线读周期 读周期分成两个子周期 总线读周期分成两个子周期 address 寻址子周期 data 数据传送子周期 在两子周期之间，退出总线，从设备准备数据。 在两子周期之间，退出总线，从设备准备数据。 clk

主wait/ready

从

总线技术介绍

6.2 系统总线ISA总线 6.2.1 ISA总线工业标准体系结构， PC总线基础上发展而来， 工业标准体系结构，在PC总线基础上发展而来，最 总线基础上发展而来 高工作频率为8MHz 24根地址线 16位数据线 8MHz, 根地址线， 位数据线， 高工作频率为8MHz,24根地址线，16位数据线，拥有大 量接口卡，历经286 386、486和Pentium几代微机 286、 几代微机。 量接口卡，历经286、386、486和Pentium几代微机。16单位位 A1 A1 B1 B31 2.54 单单：mm 138.5 10.16 8单位位 A31 C1 A31 D1 D18 扩扩扩扩 C18 内

靠

总线技术介绍

6.2.2 EISA总线 总线EISA总线在结构上与 总线在结构上与ISA兼容，保护了原有投资。 兼容， 总线在结构上与 兼容 保护了原有投资。 同时又充分发挥32位微处理器的功能 它支持32位地 位微处理器的功能。 同时又充分发挥 位微处理器的功能。它支持 位地 可寻址4GB地址空间，32位数据宽度，工作频率 地址空间， 位数据宽度 位数据宽度， 址，可寻址 地址空间 为8.3MHZ,数据传输率可达 ，数据传输率可达33MB/S。 。靠靠靠 A1 A2 A3 A4 A5 A6 A7 A8 A9..........A25 A26 A27 A28 A29 A30 A31 E1 E2 E3 E4 E5 E6 E7 E8 E9..........E25 E26 E27 E28 E29 E30 E31 F1 F2 F3 F4 F5 F6 F7 F8 F9.......... F25 F26 F27 F28 F29 F30 F31 B1 B2 B3 B4 B5 B6 B7 B8 B9.......... B25 B26 B27 B28 B29 B30 B31 靠靠靠 C1 C2 C3 C4 C5 C6......C17 C18 G1 G2 G3 G4 G5 G6......G17 G18 G19 H1 H2 H3 H4 H5 H6. ...H17 H18 H19 D1 D2 D3 D4 D5 D6. ...D17 D18

总线技术介绍

6.3 局部总线性能提高(80486) CPU 性能提高(80486) 数据传输率提高 图形模式数据量增加( 图形模式数据量增加(Windows) 需要高速总线 系统总线：信息都经过CPU, CPU,向下兼容时任何部件都应能挂 系统总线：信息都经过CPU,向下兼容时任何部件都应能挂 总线。 总线。 局部总线：快速响应部件(内存、显示、硬盘、网卡等) 局部总线：快速响应部件(内存、显示、硬盘、网卡等) 脱离系统总线接到局部总线上。 脱离系统总线接到局部总线上。 局部总线( Bus) CPU周围的接口 周围的接口， CPU相应 局部总线(Local Bus)是CPU周围的接口，以CPU相应 速度传送，不改变系统的基本结构。 速度传送，不改变系统

的基本结构。 两标准：VL、 两标准：VL、PCI

总线技术介绍

6.3.1 VL BusVideo Electronic Standards Association ,VESA VESA Local Bus 数据速度为32 32位 可扩展为64 64位 数据速度为32位，可扩展为64位。 DB与AB直接与CPU相连 速度快，负载重、VL总线插槽不超过 直接与CPU相连： DB与AB直接与CPU相连：速度快，负载重、VL总线插槽不超过 防止CPU负载太重、过热烧毁。 CPU负载太重 3个，防止CPU负载太重、过热烧毁。 每个插槽上可有一个总线主控设备。 每个插槽上可有一个总线主控设备。 总线速度可达66MHz,VESA设备限速为40MHz 66MHz 设备限速为40MHz。 总线速度可达66MHz,VESA设备限速为40MHz。 数据传输率可达132 132MB/s 数据传输率可达132MB/s VL卡比其它接口卡长 前端是MCA类插槽(高速33MHz), 卡比其它接口卡长， MCA类插槽 33MHz VL卡比其它接口卡长，前端是MCA类插槽(高速33MHz), 后端是ISA插槽(低速8MHz)。 ISA插槽 后端是ISA插槽(低速8MHz)。 标准规范不完备，不兼容；只能用于80486 不能用于Pentium 80486, 标准规范不完备，不兼容；只能用于80486,不能用于Pentium

总线技术介绍

6.3.2 PCI总线 总线Peripheral Component Interconnect,PCI ,

一、主要特点 1) 独立于处理器 2) 传输效率高 3) 多总线共存 4) 支持突发传输 5) 支持总线主控方式 6) 采用同步操作 7) 支持两种电压下的扩展卡 8) 具有即插即用功能 9) 合理的管脚安排 10) 预留扩展空间

总线技术介绍

6.3.2 PCI总线 总线二、PCI信号定义 PCI信号定义 1. 系统接口信号

CLK IN:PCI系统总线时钟 ：PCI系统总线时钟 最高33MHz/66MHz 最低0Hz 33MHz/66MHz, 0Hz。 最高33MHz/66MHz,最低0Hz。 PCI大部分信号在CLK的上升沿有效 大部分信号在CLK的上升沿有效。 PCI大部分信号在CLK的上升沿有效。

2.地址与数据接口信号 2.地址与数据接口信号

AD[31:00] T/S:它们是地址、数据多路复用 ：它们是地址、 的输入/ 的输入/输出信号

总线技术介绍

6.3.2

PCI信号定义 二、PCI信号定义在FRAME#有效的第1个时钟，AD[31:00]上传送的是 FRAME#有效的第 个时钟，AD[31:00]上传送的是 有效的第1 32位地址 位地址， 32位地址，称为地址期 。 在IRDY#和TRDY#同时有效时，AD[31:00]上传送的 IRDY#和TRDY#同时有效时 AD[31:00]上传送的 同时有效时， 32位数据 称为数据期。 位数据， 为32位数据，称为数据期。

C/BE[3:0]# T/S:它们是总线命令和字节使能多路 ： 复用信号线 PAR T/S:针对AD[31:00]和C/BE[3:0]#进行奇偶校 AD[31:00]和 ：针对AD[31:00] C/BE[3:0]#进行奇偶校 验的校验位

总线技术介绍

6.3.2

PCI信号定义 二、PCI信号定义3.接口控制信号 3.接口控制信号 FRAME# S/T/S:帧周期信号 ： IRDY# S/T/S:主设备准备好信号 ： TRDY# S/T/S:从设备准备好信号 ： STOP# S/T/S:从设

备发出的要求主设备终止当前的数据传 ： 送的信号。 送的信号。 LOCK# S/T/S:锁定信号 ： IDSEL IN:初始化设备选择信号 ： DEVSEL# S/T/S:设备选择信号 ：