第七章半导体的接触现象

发布时间：2024-11-25

器件,工艺,芯片,电子科学与技术,IC,集成电路,MOS,电路

第七章半导体的接触现象

半导体的接触现象主要有半导体与金属之间的接触（肖特基结和欧姆接触）、半导体与半导体之间的接触（同质结和异质结）及半导体与介质材料之间的接触。 §7-1 外电场中的半导体

无外加电场时，均匀掺杂的半导体中的空间电荷处处等于零。当施加外电场

时，在半导体中引起载流子的重新分布，从而产生密度为 (r)的空间电荷和强

度为 (r)的电场。载流子的重新分布只发生在半导体的表面层附近，空间电荷

将对外电场起屏蔽作用。

图7-1a表示对n型半导体施加外电场时的电路图。在图中所示情况下，半导体表面层的电子密度增大而空穴密度减小（见图7-1b、c），从而产生负空间电荷。这些空间电荷随着离开样品表面的距离的增加而减少。空间电荷形成空间电场

s，在半导体表面 s达到最大值 s0（见图7-1d）。空间电场的存在将改变表面

层电子的电势和势能（见图7-1e、f），从而改变样品表面层的能带状况（见图7-1g）。

电子势能的变化量为U(r) eV(r)，其中V(r)是空间电场（也称表面层电

场）的静电势。此时样品的能带变化为

Ec(r)

Ec U(r)

器件,工艺,芯片,电子科学与技术,IC,集成电路,MOS,电路

Ev(r)=Ev U(r) （7-1）

本征费米能级变化为 Ei(r) Ei U(r)

杂质能级变化为 Ed(r) Ed U(r) （7-2）

由于半导体处于热平衡状态，费米能级处处相等。因此费米能级与能带之间的距离在表面层附近发生变化。无外电场时这个距离为

（Ec Ef）和（Ef Ev）（7-3）

而外场存在时则为

Ec U(r) Ef和Ef [Ev U(r)] （7-4）

比较（7-3）和（7-4）式则知如果Ec和Ef之间的距离减少U(r)，Ef与Ev之间的

距离则增加U(r)。

当外电场方向改变时，n型半导体表面层的电子密度将减少，空穴密度将增加，在样品表面附近的导电类型有可能发生变化，从而使半导体由n型变为p型，产生反型层，在离表面一定距离处形成本征区，此处的费米能级位于禁带的中央，见图7-2。在本征区附近导电类型发生变化的区域称物理pn结，这种由外场引起的物理pn结的特点是当外电场撤掉后，它就消失了。

下面分析外电场对一维n型非简并半导体的影响。由泊松方程可知外加电场引起的表面层电场 s和空间电荷之间有以下关系

d s (x)

（7-5） dx 0 r

如果用电势的梯度表示电场，则 s

，于是泊松方程可改写为 dx

器件,工艺,芯片,电子科学与技术,IC,集成电路,MOS,电路

d2V (x)

（7-6） 2

0 rdx

假设半导体体内的电子密度为n0，由于半导体是非简并的，所以表面层的电子密

(U/K0T) （7-7）度为 n Ncexp Ec U Ef /K0T n0exp

半导体的空间电荷密度由表面层的电离施主和自由电子密度决定。如果施主杂质

n0，表面层中的空间电荷密度则为全部电离，即Nd

n) e(n0 n) en0(1 exp (U/K0T) （7-8） e(Nd

下面只对 K0T情况讨论，即对在外电场的作用下能带变化不大的情况进行分析。这时将exp( U/K0T)项展开成级数并只取前两项，则由（7-8）式得 en0U/K0T e2n0V(x)/K0T （7-9）

若引入L2（7-6）式可写为如下形式 d 0 rK0T/en0时，

d2VV

0 （7-10）

dx2L2d

这个方程的解为 V Aexp

Bex （7-11） LdLd

因为当x 时，V 0，所以B=0，而在x=0处，V Vs。对于外加电场沿负x方向的n型半导体，由于Vs<0，从而A s。于是得到表面层电势

V(x) Vsexp

Vsexp （7-12） LdLd

VsdVxxx

exp s0exp s0exp 7-13）表面层电场 s(x) dxLdLdLdLd

电子的势能 U(x) eV(x) esexp

Usexp （7-14） LdLd

表面处空间电荷密度 s

en0

Us （7-15） K0T

总之，当半导体置于外电场时，表面层的电子和空穴的密度发生变化，能带发生弯曲。当Us>0时，能带上弯，空穴密度增加。此时，n型半导体表面层中

器件,工艺,芯片,电子科学与技术,IC,集成电路,MOS,电路

少子密度增加，而p型半导体则多子密度增加；当Us<0时，能带下弯，电子密度增加。此时，n型半导体表面层中多子密度增加，而p型半导体则少子密度增加。（7-10）至（7-14）式中的Ld为空间电场强度减弱为表面电场强度的1/e时的距离，用来表征空间电荷对外场的屏蔽能力，通常称德拜屏蔽长度。金属的德拜屏蔽长度室温下约为10-8cm，而半导体的德拜屏蔽长度约为4 m。

§7-2 金属—半导体接触（肖特基结）一．功函数

1．热电子发射。固体向真空发射电子需要一定的能量，这说明固体和真空间界面存在着阻止电子从固体表面逸出的势垒。因而只有能量大于该势垒的电子才能从固体发射出去。温度越高，电子获得的能量越大，有可能克服势垒发射的电子就越多，这种因热激发而发射电子的现象称热电子发射。

2．亲合势。如图7-3(a)所示，如果用E0表示从半导体逸出进入真空之后相对半导体样品静止的电子能量（称真空能级），则从导带底到真空能级的能量差就是电子的亲合势，通常用表示且有 = E0- Ec。。

3．功函数。真空能级与固体费米能级之差称功函数，也称热电子功函数，通常用W表示。图7-3(a)中的W为n型半导体功函数，故有

W E0 Ef Ec Ef （7-16）图7-3(b)中的W则为金属的功函数。通常金属与半导体的功函数为几个eV量级。由于半导体的Ef与温度和杂质密度等有关，所以W也与这些因素有关。

二．接触电势差。当金属与非简并n型半导体接触时，如果金属的费米能级

EfM位于半导体的费米能级Enf的下方，则有WM Ws。此时，从半导体流向金

属的电子流大于从金属流向半导体的电子流，结果金属一侧带负电，半导体一侧带正电，而在接触处产生一个阻止电子继续从半导体流向金属的自建电场 i。当金属与半导体的费米能级相等时，金半接触系统达到平衡，电子的流动停止。此时金属和半导体两边的热电子发射电流相等，从而可求出金半接触电势能差 eV0 WM Ws Enf EfM WMs WsM （7-17）式中，V0即为接触电势差，WMs WM 为电子从金属费米能级转移到半导体

器件,工艺,芯片,电子科学与技术,IC,集成电路,MOS,电路

导带底时需具有的最低能量，WsM Ws 为半导体内部导带底和费米能级之差，见图7-4a。由于半导体的功函数比金属小，所以半导体的接触表面层的能带向上弯曲，导带底与费米能级间的距离增加，而价带顶则与费米能级间距离减小。因此，在接触区附近导带中的电子密度减少，价带中的空穴密度增加。此时，n

型半导体表面层的电子密度比体内小，从而电阻率比体内大，通常称这种表面层为耗尽层。而p型半导体表面层的空穴密度则比体内大，从而电阻率比体内小，通常称这种表面层为积累层。

如果半导体的功函数比金属的大，则能带下弯，从而造成n型半导体的电子积累层和p型半导体的空穴耗尽层。

当接触表面层的少数载流子密度很高时，导电类型将可能发生变化，形成反型层而成为物理pn结。如果表面层中的多子密度增量很大，可导致该层变成简并半导体。

三．空间电荷区宽度和势垒电容。对于WM Ws的n型半导体，假设电场渗透半导体的深度为x0，并假设施主杂质全部电离，则由于接触表面层导带底电子的能量等于 Ec eV(x) （7-18）根据（7-8）式，此层中的空间电荷密度为

eV(x)

) （7-19） en0(1 exK0T

因为接触电势差基本上落在半导体的接触表面层中，可以认为eV(x) k0T，从而该层的空间电荷可认为是常数 en0 （7-20）这意味着在x0范围内的自由电子全部被电场排走而只剩下电离施主的正电荷。此时，在空间电荷层中的泊松方程可写为

d2Ven0

0 （7-21） 2

0 rdx

器件,工艺,芯片,电子科学与技术,IC,集成电路,MOS,电路

该方程的一般解为 V(x)

en0

(x0 x)2 A(x0 x) B （7-22） 2 0 r

由于电场只渗透x0距离，故上式应满足边界条件

dV(x)

V(x0) 0 和 (x0) x x0 0 （7-23）

将（7-22）式代入（7-23）式得

dV(x)

V(x0) B 0和x x0 -A=0 （7-24）

因此，n型半导体接触表面层中的电势与坐标的关系为 V(x)=

en0

(x0 x)2 （7-25） 2 0 r

为了确定空间电荷区宽度x0，利用x=0时的边界条件

V(0) V0 (WM Ws) （7-26）

及（7-17）和（7-25）式得

x0 2 0 rV0/en0 2 0 r(WM Ws)/e2n0 （7-27）由上式可见，n0越小，(WM Ws)越大，x0就越大。由德拜长度和（7-27）式可得

2(WM Ws)/K0T （7-28） Ld

因此，在金半接触功函数相差约1eV时，x0比Ld大约10倍。如果接触层为耗尽层，则金半接触具有电容特性。这种电容称为势垒电容，其单位面积上的电容量为 c

0 r

0 ren0/2V0 （7-29）

§7-3 金属—半导体接触的整流现象

当金属与n型半导体接触时，如果满足WM Ws，则在热平衡时整个体系的费米能级相同，接触表面层的能带上弯，出现耗尽层。此时由热电子发射理论可知，由金属指向半导体的热电子发射电流J1为 J1 Cexp

Ws eV0

（7-30） K0T

而由半导体指向金属的热电子发射电流J2则为

J2 Cexp

（7-31） K0T

T/h3，由（7-17）式又知WM Ws eV0，从而，热平式中，常数C=4 em*K0

器件,工艺,芯片,电子科学与技术,IC,集成电路,MOS,电路

衡时有 J1 J2 （7-32）当给金半接触体系施加外电场时，半导体成为非平衡态，体系的费米能级不再统一，而是在接触表面层中随坐标位置变化，成为准费米能级。此时由半导体指向金属和由金属指向半导体的热电子发射电流将出现差别，引起电流在金半接触体系中流动。

以下给出外电场方向不同时，通过金半接触的电流密度。当半导体一侧接电源负极而金属一侧接电源正极（正向偏置）时，偏置电压由于接触表面层的电阻大而几乎全部落在这一区域。半导体内部的费米能级相对于Ec不变，但相对于金属的费米能级将移动eV，因此，金半接触电势差将减少V，并等于V0-V，而在接触表面层中，费米能级从Enf变化到EfM，见图7-5a，结果平衡态被破坏，在金半接触中产生电流 J J1 J2 （7-33）由于正偏时，半导体的势垒高度下降，有更多的电子能够从半导体过渡到金属，从而使电流J1比热平衡时的大且为

J1 Cexp Ws eV0 eV /K0T （7-34）

而此时，金属一侧的势垒高度不变，从半导体到金属的电流密度与热平衡时的相

(WM/K0T) （7-35）同，即有 J2 Cexp

从而总电流密度为

J J1 J2 Cexp( WM/K0T)[exp(eV/K0T) 1]

=Js[exp(eV/K0T) 1] （7-36）式中，Js Cexp( WM/K0T) 称饱和电流密度。

当金属一侧施加负电压（反向偏置）时，在半导体一侧的势垒高度增加eV。这时，通过金半接触的电流密度为

[(Ws eV0 eV)/K0T] Cexp (WM/K0T) J Cexp

器件,工艺,芯片,电子科学与技术,IC,集成电路,MOS,电路

=Cexp( WM/K0T)[exp( eV/K0T) 1]=Js[exp( eV/K0T) 1] (7-37) 如果认为正向偏置时V>0，反向偏置时V<0，则（7-36）和（7-37）式可统一写

eV(/K0T) 1] （7-38）为 J Js[exp

由上式可见，正偏时通过金半接触的电流密度随偏压按指数律上升，而反偏时，

则增加到Js为止。因此，金半接触具有整流作用。存在外电场时，半导体空间电荷区宽度为 x1

2 0 r(V0 V)/en0 （7-39）

上式表明，正偏（V>0）时，空间电荷区厚度比热平衡时的小，而反偏(V<0)时则比热平衡时的大。 §7-4 半导体pn结

本节讨论n型与p型半导体的接触现象。当在半导体中分别掺入施主和受主杂质后，则掺施主部分就成为n型半导体，而掺受主部分则为p型半导体。于是在n型和p型半导体之间必然形成从n型转变为p型的过渡区，通常将这个过渡区称为pn结。

假定pn结很窄，而且p型半导体的受主密度大于n型半导体的施主密度，即有Na>Nd，如图7-6a所示。令p区的多子空穴密度为pp，少子电子的密度为np，n区的多子电子密度为nn，少子空穴的密度为pn，同时认为施主和受主能级离导带底和价带顶很近，从而在室温下杂质全部电离，因此有pp=Na，nn=Nd。于是对热平衡条件下的非简并情况则有

ppnp=nnpn=ni2 （7-40）

在结区两侧，电子和空穴的密度梯度很大，电子从n区向p区扩散，空穴则从p

器件,工艺,芯片,电子科学与技术,IC,集成电路,MOS,电路

区向n区扩散，形成载流子的扩散流，在n区产生正空间电荷，在p区产生负空间电荷，这些空间电荷在接触区附近形成由n区指向p区的自建电场，该电场将阻止电子和空穴的进一步扩散，结果使体系达到平衡态，见图7-6b﹑c。这时整个系统的费米能级相同，而结区内的能带则发生弯曲，从而引起电子与空穴的重新分布并改变pn结区中的电势，见图7-6d﹑e﹑f。

由图7-7可见，多子渡越pn结时必须克服高度为eV0的势垒，少子的渡越则在pn结的自建电场作用下进行。在热平衡时，多子扩散电流密度Jpp和Jnn与少子漂移电流密度Jnp和Jpn相互抵消，通过pn结的总电流为零。

假设Wn为n型半导体的热电子功函数，Wp为p型半导体的热电子功函数，则在热平衡情况下，pn结中的势垒高度由下式决定

eV0 Wp Wn ( Ec Efp) ( Ec Enf) Ef Ef （7-41）

式中，Efn和Efp分别为接触前n型和p型半导体的费米能级。由于施主与受主杂质全部电离，利用（4-47）和（4-63）式得 eV0 Eg K0Tln

NvNc

（7-42） NaNd

考虑到ni2 NcNvexp( Eg/K0T)，由（7-42）式则得

(npp/ni2) （7-43） eV0 K0Tlnn

或

pnnp

exp (eV0/K0T) （7-44） ppnn

因此，n区的施主和p区的受主密度越大，pn结的接触电势差越大，对于非简并半导体，由于Nv Na，Nc Nd，从而有V0的最大值为

V0max Eg/e （7-45）一般来说，半导体的电子功函数都比较大，为几个eV量级，在室温下电子实际上不会离开半导体，但却完全可以克服势垒从n区渡越到p区。由于p区掺

器件,工艺,芯片,电子科学与技术,IC,集成电路,MOS,电路

杂密度比n区高，所以p区空间电荷区宽度xp比n区的xn小，整个空间电荷区宽度为 x0 xp xn （7-46）

epp决定，在 xp x 0区间，负空间电荷由电离受主杂质密度 eNa

eppd2V

从而此区域的泊松方程为（7-47） dx2 0 r

enn决定，该区域在0 x xn区间的正空间电荷则由电离的施主密度 eNd

ennd2V

的泊松方程为（7-48）

0 rdx2

dVdxdV

和 V xn V0 ，

由边界条件 V xp 0 ，

x xp

0 （7-49）

x xn

epp

xp x 0(xp x)2 2 0 r

可解得 V(x) （7-50）

enn V0 (xn x)20 x xn

2 0r

在x=0处，电势及其导数是连续的，因此有

eppenn2enn

x V0 xp xn 和 xn

2 0 r 0 r2 0 r 0 r

epp

从而有 ppxp nnxn （7-51）因此在半导体pn结两侧的空间电荷区内的正负空间电荷数相等，这就是pn结的电中性守恒条件。由（7-51）式不难得到以下关系 xn

ppnn pp

x0 和 xp

x0 （7-52）

nn pp

nnpp

利用以上条件容易得到 V0

e2 0 r

(nnxn ppx2p)

2 0 rnn pp

(

)x0 （7-53）

从而pn结的空间电荷区宽度为 x0

2 0 rnn pp

()V0 （7-54） ennpp

由上式可见，n区和p区掺杂密度越高，x0则越小，如果一个区的掺杂密度远大

于另一区，则电势将主要落在低掺杂区。此外由于结区电阻率比半导体体内大很多，所以pn具有电容特性，单位面积上的结电容（势垒电容）为

器件,工艺,芯片,电子科学与技术,IC,集成电路,MOS,电路

0 r

[

e 0 rnnpp2V0(nn pp)

]1/2 （7-55）

§7-5 pn结的整流现象

如图7-8所示，对pn结施加正偏压（p区接电源正极，n区接负极）V时，势垒高度降低eV。势垒高度的降低，使多子越过势垒变得容易了，从而由n区渡越到p区的电子数和由p区渡越到n区的空穴数比热平衡时增加了。由于多子来源充足，于是多子电流j1可比热平衡时大为增加。而此时通过pn结的少子电流j2则基本上保持不变。结果在回路中流过由p区指向n区的正向电流j12并有j12=j1-j2。正向偏置时耗尽层厚度也发生变化。为了计算其厚度x+，可利用如下公式代替（7-54）式

2 0 r(V0 V)nn pp

x () （7-56）

ennpp由上式可见，pn结正向偏置时空间电荷区宽度变窄。

如果在pn结上施加反向电压V，势垒将提高eV，空间电荷区的宽度将由热平衡时的x0增加到 x

2 0 r(V0 V)nn pp

() (7-57)

ennpp

势垒高度的增加，使多子越过势垒变得困难了，从而由n区渡越到p区的电子数

和由p区渡越到n区的空穴数比热平衡时减少了，于是多子电流j1比热平衡时要小，而此时通过pn结的少子电流j2也基本上保持不变。结果在回路中流过由n区指向p区的反向电流j21并有j21=j2-j1。由于少子来源匮乏，所以反向电流很小。

有关pn结的电流与偏置电压的关系将在下一节中作详细讨论。 §7-6 理想pn结理论（窄pn结理论）

为研究pn结的基本电流--电压特性（伏安特性），需假设以下条件成立： 1）结宽很窄。载流子通过空间电荷区时无复合。这意味着耗尽层宽度x0比扩散长度小很多；

2）结两边的掺杂密度很高，即有pp>>ni，nn>>ni，因此半导体体内的压降可以忽略； 3）欧姆接触电极远离pn结。这样少子在到达电极之前会因复合而全部消失； 4）电极上的压降忽略不计。因此外偏电压全部落在pn结上。

器件,工艺,芯片,电子科学与技术,IC,集成电路,MOS,电路

5）结区内无俘获中心，结区界面无表面复合，过剩载流子的减少只与体内复合有关且认为是线性减少的。

为了计算pn结的伏安特性，需找出p区和n区多子密度的变化规律。因此必须解空穴和电子的连续性方程：

p1 Jp p （7-58） te x p

和

n1 Jn n （7-59） te x n

假定p区和n区的电子（或空穴）的扩散系数和迁移率相等（这是不严格的），则空穴和电子的漂移和扩散总电流分别为

Jp ep p eDp （7-60）

x n

和 Jn en n eDn （7-61）

式中，为外电场强度。

首先讨论n区情况。在正向偏压下，电子密度为n nn n，由于n区掺杂

(n)

密度高，nn n，故有n nn。因此漂移电流成分Jn1大大超过扩散电流成分(n)(n)(n)(n)JnJJJ，即有>>。所以在n区电子电流密度2n1n2n近似等于电子的漂移电流(n)(n)分量，即 Jn=Jn1=en n （7-62）

但是在n区中，由于nn pn， p pn，所以在pn结n区一侧边界附近的少子空穴密度p pn p基本上由p区注入的过剩空穴密度 p决定。这时空穴的

(n)(n)扩散电流分量将大大超过漂移电流分量，即有Jp2 Jp1。从而有 (n)(n) Jp=Jp2=-eDp

（7-63） x

考虑到（7-63）式后，稳态下在x xn的n区中，空穴的连续性方程可写为

2p p

0 （7-64） Dp2 xp

利用L2p Dp p，上式可改写为

2 p p

2 0 （7-65） 2

xLp

器件,工艺,芯片,电子科学与技术,IC,集成电路,MOS,电路

其一般解为 p Aexp

Bex （7-66） LpLp

由于 p在半导体体内（x ）的密度为零，因此B=0，从而有 p pn p pn Aexp

(x xn) （7-67） Lp

在空间电荷区边界x xn处，将热平衡时（7-44）式中的eV0用偏置时的e(V0-V)代替，则可得少子空穴密度

e(V0 V)/K0T pnexpeV(/K0T) （7-68） p(xn) ppexp

将（7-68）代入（7-67）式，可解出 A pn(exp

xeV

1)expn （7-69） K0TLp

在x>xn的n区中少子空穴的变化规律为 p(x) pn pn(exp

(x xn)eV

1)exp （7-70） K0TLp

从而由（7-63）式可得n区空穴电流密度为

(n)

eDppnLp

(exp

(x xn)eV

1)exp K0TLp

（7-71）

类似地，对p区在x xp区域可求出少子电子密度为 n(x) np np(exp

eDnnpLn

(x xp)eV

1)exp （7-72） K0TLn

电子电流为 J

(p)

(x xp)eV

(exp 1)exp （7-73）

K0TLn

由于在半导体任意截面处电子和空穴电流的总和为常数，即有

(p)(p)(n)(n)

Jn Jn Jp c （7-74） J Jp

且由于空间电荷区足够窄，其内部没有载流子的复合，故p区和n区的空穴电流

在耗尽层边界应相等，即

(p)(n)

|x xp Jp|x xn （7-75） Jp

考虑到上述条件后，pn结的总电流密度可表示为

(p)(p)(n)(p)

J Jp|x xp Jn|x xp Jp|x xn Jn|x xp （7-76）

根据（7-71）和（7-73）式有

器件,工艺,芯片,电子科学与技术,IC,集成电路,MOS,电路

(n)

|x xn Jp

eDppnLpeDnnpLn

(ex 1) （7-77）

K0TeV(ex 1) （7-78）

K0T

(p)n

|x xp

因此窄pn结的伏安特性可表示为

(n)(p)

J Jp|x xn Jn|x xp e(

DppnLp

DnnpLn

)(exp

eVeV

1)=Js(exp 1)（7-79） K0TK0T

式中，Js=e(

DppnLp

DnnpLn

)称饱和电流密度。

从（7-79）式不难看出，在正向偏置下（V>0）通过pn结的正向电流随外

加电压按指数规律上升，而反向偏置时（V<0）的反向电流则稍微增加之后达到饱和。因此pn结有很强的整流作用，而且饱和电流越小，整流特性越好。

§7-7 pn结击穿

图7-9为实际pn结的伏安特性。可见当反向偏压达到某一临界值时，反向电流会迅速增大，这种现象称pn结击穿，相应的临界电压称击穿电压。击穿电压给出了pn结的反向电压的上限。只要电流被外电路限制在适当范围内，pn结击穿就不会造成永久性破坏。反向击穿是pn结的重要性质之一，击穿电压是pn结的一个基本参数。实践证明，发生pn结击穿的机理主要有两种。一种是齐纳击穿，另一种是雪崩击穿。

1．齐纳击穿。齐纳击穿也称隧道击穿。这种击穿是由于在结区中的强电场作用下，电子由p区的价带直接穿过结区的能量禁区到达n区的导带的遂穿效应引起的，见图7-10。齐纳击穿主要取决于结区中的电场强度。当该区中的电场足够强时，就有大量的电子穿过隧道，从p区的价带进入n区的导带，使反向电流很快增加，从而发生击穿。

2．雪崩击穿。当反向偏压增加时，结区中的电场增强，通过结区的电子和空穴可以在电场作用下获得很大能量。当电子与空穴的能量足够大时，通过与晶格上的原子相碰撞可以使价带电子激发到导带，形成电子-空穴对，这种现象称为“碰撞电离”。碰撞电离产生的电子和空穴以及原有的电子和空穴，在电场的作用下，向相反的方向运动，重新获得能量，又可以通过碰撞再产生电子-空穴

器件,工艺,芯片,电子科学与技术,IC,集成电路,MOS,电路

对。这种过程持续下去，便引起载流子的倍增效应，见图7-11。当反向偏压足够高时，倍增效应很强，好像雪崩一样，使反向电流迅速增加，pn结发生雪崩击穿。

§7-8 异质结

前面讨论的pn结，p区与n区属同一种半导体材料，只是导电类型不同，所以也称同质结。异质结，广义而言，不同物质之间的接触所形成的结均可称异质结。本课程所讲的异质结是指两种禁带宽度不同的半导体材料接触后所形成的异质结。

一．异质结的种类。从导电类型上可将异质结分为两类：

1）同型异质结：形成异质结的两种半导体材料的导电类型相同； 2）异型异质结：形成异质结的两种半导体材料的导电类型不同。

如果约定，以P和N分别表示禁带宽度大的p型和n型半导体材料，以p和n分别表示禁带宽度小的p型和n型半导体材料，则同型异质结可表示为nN、pP，而异型异质结则可表示为nP和pN。另外约定，以ND和NA分别表示宽带隙材料的施主和受主掺杂密度，以Nd和Na分别表示窄带隙材料的施主和受主掺杂密度。

二．理想异质结的能带图。

异质结的能带图与形成结的两种半导体材料的电子亲和势、禁带宽度、导电类型、掺杂密度、膨胀系数以及界面情况等许多因素有关。所以实际异质结的能带图远比同质结的复杂，很难画出。为此，人们对实际异质结作了必要的简化处理后，给出了下面的理想模型：

1）形成异质结的两种材料具有完全相同的晶体结构； 2）形成异质结的两种材料具有完全相同的晶格常数； 3）形成异质结的两种材料具有完全相同的热膨胀系数。从而使由这些差别引起的影响可忽略不计。

1．理想异质结的能带图。以nP结为例。图7-12为接触前n和P型半导体

各自的热平衡能带图。图中，E0为真空能级， Ec Ec2 Ec1 称导带阶跃（导