电力自动化设备

ＭＡＸ１６４４

５Ｖ

ＴＰＳ７０３４５（ａ）供数字部分

第２６卷

３．３Ｖ５Ｖ１．２Ｖ

上电或复位

ＤＳＰ的ＭｃＢＳＰ

经ＥＤＭＡ从ＣＥ１读１ＫＢｙｔｅ引导程序从ＦＬＡＳＨ中装载应用程序到ＤＳＰ的ＲＡＭ中关ＤＳＰ所有中断定时ＤＳＰ寄存器、器模块初始化

模块初始化实时时钟ＤＳ１５１１

Ｗ模块初始化以太网控制器ＬＡＮ９１Ｃ１１１模块初始化

硬件全面自检自检正常？

Ｎ

Ｙ开放ＤＳＰ相应中断

ＭＡＸ１８５６

＋１２Ｖ

ＴＰＳ７６７Ｄ３０１

－１２Ｖ

－５Ｖ＋５Ｖ－１２Ｖ

ＡＤＲ４２１＋２．５Ｖ

ＤＳＰ主程序

（ｂ）供模拟部分

ＵＳＢ２．０控制器ＣＹ７Ｃ６８００１模块初始化

模件报警

图６电源设计方案

Ｆｉｇ．６Ｔｈｅｐｏｗｅｒｓｕｐｐｌｙｄｅｓｉｇｎ

图７系统启动流程

遵循模拟电源与数字电源分离的原则，电源系统分为模拟与数字２大块。系统接入＋５Ｖ和±１２Ｖ。＋５Ｖ供数字部分，经变换，可得到数字的５Ｖ，３．３Ｖ和１．２Ｖ，供ＤＳＰ，ＳＤＲＡＭ和看门狗等数字芯片使用。±１２Ｖ供ＡＤ前的所有模拟部分使用，其中，可以通过＋１２Ｖ分别转换得到数字滤波所需的模拟电源±５Ｖ，再由＋５Ｖ变换出ＡＤ所需的的参考模拟电源＋２．５Ｖ。这一设计，不但增强了装置的抗干扰能力，而且输入电压也比较简单，易于实现。

Ｆｉｇ．７Ｔｈｅｂｏｏｔｐｒｏｃｅｓｓｏｆｓｙｓｔｅｍ

２系统软件设计

一个系统是否能够高效运作，除了取决于硬件的

性能外，软件设计也起着关键的作用。系统的软件设计包括ＣＰＬＤ逻辑设计、ＤＳＰ程序设计与ＵＳＢ程序设计３大部分。

２．１ＣＰＬＤ程序设计

本系统几乎所有的逻辑均在ＣＰＬＤ内完成，因此

对ＣＰＬＤ的逻辑设计非常重要。本系统ＣＰＬＤ选用ＸＩＬＩＮＸ的ＸＣ９５１４４ＰＱ１６０，它具有１６０个ＩＯ口。将

ＤＳＰ的高位地址线ＥＡ［２１～１２］连接至ＣＰＬＤ的ＩＯ端

口，并配置这些端口为输入，通过逻辑程序设计，可以在ＣＰＬＤ内模拟一个译码器逻辑，从而产生ＡＤ，ＲＴＣ，

ＦＬＡＳＨ，ＳＤＲＡＭ，ＵＳＢ和以太网等所有与ＤＳＰ并行通

信模块的片选信号。

２．２ＤＳＰ程序

ＤＳＰ的程序设计是本装置软件设计的核心部分，Ｃ６７１３支持３种ＢＯＯＴ方式，即主机引导方式（ｈｏｓｔ

仿真引导方式（ｅｍｕｌａｔｉｏｎｂｏｏｔ）和ＥＭＩＦ引导方ｂｏｏｔ）、

式（ＥＭＩＦｂｏｏｔ）①。本系统选择第３种方式，从ＲＯＭ引导加载。将引导程序烧入ＦＬＡＳＨ（ＲＯＭ），系统上电复位后，ＤＳＰ将会通过ＥＤＭＡ将ＣＥ１的１ＫＢｙｔｅ读入地址０处，并从地址０开始执行。由于用户应用程序一般大于１ＫＢｙｔｅ，因此在引导程序中还应编写２级引导代码将ＦＬＡＳＨ中应用程序拷贝至ＲＡＭ［１０］。加载完成后，ＤＳＰ将根据用户程序对相关模块的寄存，所示。

２当没有中断时，系统运行主程序。一旦收到中断，则系统将首先保存当前处理现场，然后进入相应的中断流程。系统中断任务主要包括准同步测频、启动ＡＤ转换、ＧＰＳ校时等。为提高程序的可控性，本平台软件设计时尽量减少中断任务［３］。

装置中ＤＳＰ主程序设计主要完成以下功能：ａ．Ｃ６７１３有着强大的浮点运算能力，系统每周期采样１２８点，并对８路信号分别进行１２８点ＦＦＴ，进而计算出０～相位等；５０次谐波的幅值、

ｂ．对电能质量进行分析计算，如电压和电流有效值、峰值、相位角、频率、波峰因数、功率、功率ＴＨＤ等；

ｃ．利用计算值判断电能质量是否满足国家标准所要求的电能质量５项指标，即供电电压偏差、电压的波动和闪变、电网谐波、三相电压不平衡度、电力系统频率；

跌落、ｄ．记录电能质量的异常值，如瞬态尖峰、

浪涌大小及时间等，并与ＰＣ机配合，完成故障时录波；

ｅ．通过ＤＳＰ强大的ＧＰＩＯ（通用ＩＯ口），完成很多控制功能，如多路开关的转换、设定值越限报警、继电器动作等；

ｆ．完成ＤＳＰ与所有外围模块的通信。２．３ＵＳＢ２．０程序开发

ＵＳＢ的程序设计包括２大部分。一是Ｃ６７１３与ＳＸ２之间的命令及数据的传输部分。Ｃ６７１３通过命令口访问ＳＸ２的寄存器，完成ＵＳＢ的相关设置，进而编程实现４ＫＢｙｔｅＦＩＦＯ内数据的读写。另一部分则是上位机的驱动程序，其完全在ＰＣ机上实现，主要包括数据通信、电源管理、出错恢复等。

３结语

本文给出了基于ＴＩ的新型浮点ＤＳＰ处理器ＴＭＳ３２０Ｃ６７１３的电能质量分析仪系统设计。同时根据实际应用的需要，对仪器的功能进行了很多实用性的拓展。以太网的使用，使得装置实现了网络化在线监测。本分析仪还配置有ＵＳＢ２．０口，ＤＳＰ将数据实时传送给ＰＣ机，利用ＰＣ机强大硬件资源，可

，３２０ＴＭＳ