FPGA设计与应用教学课件

FPGA

FPGA设计与应用 FPGA设计与应用第1章 FPGA概述 FPGA概述1.1 FPGA的发展历程 FPGA的发展历程 1.2 FPGA的基本原理 FPGA的基本原理 1.3 FPGA的设计方法 FPGA的设计方法 1.4 FPGA的设计流程 FPGA的设计流程 1.5 总结与结论

FPGA

FPGA设计与应用 FPGA设计与应用1.1 FPGA的发展历程 FPGA的发展历程可编程逻辑器件(PLD) 可编程逻辑器件(PLD)

早期 FPGA

可编程逻辑阵列 (PLA)

可编程阵列逻辑 (PAL)

Altera的 Altera的CPLD

Xilinx的 Xilinx的FPGA

FPGA

FPGA设计与应用 FPGA设计与应用1.2 FPGA的基本原理 FPGA的基本原理基于查找表的FPGA的基本结构及逻辑实现原理 ◆基于查找表的 的基本结构及逻辑实现原理◆基于乘积项的 基于乘积项的FPGA的基本结构及逻辑实现原理 的基本结构及逻辑实现原理

◆FPGA的配置应用 的配置应用

FPGA

FPGA设计与应用 FPGA设计与应用1.2 FPGA的基本原理 FPGA的基本原理基于查找表的FPGA的基本结构及逻辑实现原理 ◆基于查找表的 的基本结构及逻辑实现原理查找表( Table,LUT)本质上就是一个RAM 目前FPGA RAM。 FPGA中 查找表(Look Up Table,LUT)本质上就是一个RAM。目前FPGA中 多使用4输入的LUT 所以每一个LUT可以看成一个有4位地址线的16╳1 LUT, LUT可以看成一个有 多使用4输入的LUT,所以每一个LUT可以看成一个有4位地址线的16╳1 RAM。当用户通过原理图或HDL语言描述了一个逻辑电路以后，FPGA开 HDL语言描述了一个逻辑电路以后 的RAM。当用户通过原理图或HDL语言描述了一个逻辑电路以后，FPGA开 发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入RAM RAM。 发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入RAM。 这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表， 这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找 出地址对应的内容，然后输出即可。 出地址对应的内容，然后输出即可。

FPGA

FPGA设计与应用 FPGA设计与应用1.2 FPGA的基本原理 FPGA的基本原理

基于乘积项的FPGA的基本结构及逻辑实现原理 ◆基于乘积项的 的基本结构及逻辑实现原理

INPUT/GCLK1,INPUT/GCLRn, , , INPUT/OE1,INPUT/OE2是全局 ， 是全局 时钟、清零和输出使能信号， 时钟、清零和输出使能信号，这 几个信号有专用连线与器件中每 个宏单元相连， 个宏单元相连，信号到每个宏单 元的延时相同并且延时最短。 元的延时相同并且延时最短。

这种FPGA的结构可分为三块：宏单元 的结构可分为三块： 这种 的结构可分为三块 )、可编程连线 控制块。 (Macrocell)、可编程连线(PIA)和I/O控制块。 )、可编程连线( ) 控制块 宏单元是器件的基本结构， 宏单元是器件

的基本结构，由它来实现基本的逻辑 功能；可编程连线负责信号传递， 功能；可编程连线负责信号传递，连接所有的宏单 控制块负责输入输出的电气特性控制， 元；I/O控制块负责输入输出的电气特性控制，比如 控制块负责输入输出的电气特性控制 可以设定集电极开路输出，摆率控制，三态输出等。 可以设定集电极开路输出，摆率控制，三态输出等。

FPGA

FPGA设计与应用 FPGA设计与应用1.3 FPGA的设计方法 FPGA的设计方法FPGA的常用设计方法包括“自顶向下”和“自下而上”,目前大规模 的常用设计方法包括“自顶向下” 的常用设计方法包括 自下而上” 目前大规模 FPGA设计一般选择“自顶向下”的设计方法。 设计一般选择“ 设计一般选择 自顶向下”的设计方法。 所谓“自顶向下”设计方法 简单地说,就是采用可完全独立于芯片厂商及 所谓“自顶向下”设计方法, 简单地说 就是采用可完全独立于芯片厂商及 其产品结构的描述语言,在功能级对设计产品进行定义 并结合功能仿真技术, 在功能级对设计产品进行定义, 其产品结构的描述语言 在功能级对设计产品进行定义 并结合功能仿真技术 以确保设计的正确性,在功能定义完成后 利用逻辑综合技术,把功能描述转换成 以确保设计的正确性 在功能定义完成后,利用逻辑综合技术 把功能描述转换成 在功能定义完成后 利用逻辑综合技术 某一具体结构芯片的网表文件,输出给厂商的布局布线器进行布局布线 输出给厂商的布局布线器进行布局布线。 某一具体结构芯片的网表文件 输出给厂商的布局布线器进行布局布线。布局 布线结果还可反标回同一仿真器, 进行包括功能和时序的后验证,以保证布局布 布线结果还可反标回同一仿真器 进行包括功能和时序的后验证 以保证布局布 线所带来的门延时和线延时不会影响设计的性能。 线所带来的门延时和线延时不会影响设计的性能。

FPGA

FPGA设计与应用 自顶向下” FPGA设计与应用 “自顶向下” 第一步：按照“ 第一步：按照1.4 FPGA的设计流程 FPGA的设计流程的设计方法进行系统划分。 的设计方法进行系统划分。 第二步： 第二步：输入 VHDL/Verilog HDL代码 代码 第三步： 第三步：将以上的设计输 入编译成标准的 VHDL/Verilog HDL文件， 文件， 文件 第四步：利用综合器对源 然后将文件调入HDL仿真 然后将文件调入 仿真 代码进行综合优化处理， 软件进行功能仿真 生成门级描述的网表文件 第五步：如果整个设计超 出器件的宏单元或I/O单 元资源，可以将设计划分 …… 此处隐藏：3285字，全部文档内容请下载后查看。喜欢就下载吧 ……