数采系统

１５８

２　系统硬件结构

现代电子技术

２０１２年第３５卷

具ＡＤＧ５０８是一款８通道ＣＭＯＳ模拟多路选择器，

通道切换具有防短路功有高速转换速度和低内阻特性，

能。在Ｃ它可对采集信号进行有序通道切ＰＬＤ控制下，／，（换。ＡＤ转换芯片选用ＡＤ９７７ＡＤ９７７是ＡＤＩＡｎａｌｏｇ

）／公司推出的一款高速１输入电６位ＡＤ转换器，Ｄｅｖｉｃｅｓ压范围为－单极５Ｖ电压供电，采样频率可１０１０Ｖ，～＋。数据采样系统最大采样速率可达５，达１００ｋＨｚ０ｋＨｚ信号分辨率可达０．３ｍＶ。通过采用多路转换开关／降低了成本。ＡＤＧ５０８与１６位ＡＤ配合使用，２．３　数据传输模块

主要负责数据处理、传输ＳＴＭ３２是数据通信芯片，

控制、参数设置等。采用ＳＴＭ３２Ｆ１０３ｘＢ系列ＡＲＭ芯片，该系列芯片是意法半导体基于Ｃｏｎｔｅｘ３内核的－Ｍ可以满足高性能、低功耗和低成本特性３２位微处理器，

拥有丰富的嵌入式应用。芯片具备７２ＭＨｚ时钟频率，的外设装置，包括１２８ＫＢ嵌入式闪存、２０ＫＢ的两个Ａ三个ＵＡＲ支持ＵＳＲＡＭ、ＤＣ接口、Ｔ、ＳＢ、ＣＡＮ

和七个ＤＭＡ通道等丰富的外围模块，以其高速的指令执行速度、方便的ＪＴＡＧ调试方式和低功耗等特性为数据采集与处理的设计提供了一个较为完善的平台。数据传输电路如图４所示

。

整个系统由信号预处理、信号采集和数据传输三大其中信号预处理进行信号滤波、信号放大，预模块组成，

处理模块由ＭＣ信号采集进行１５５８，ＭＣ１５５６等组成；

／／信号选通、信号采集模块由ＡＡＤ转换；Ｄ５０８、ＡＤ转换芯片、数据传输进行数据的软件滤波、通ＣＰＬＤ组成；数据传输由Ｓ过通信口与上位机进行通信，ＴＭ３２芯片、信号输出接口模块组成。２．１　信号预处理电路

由于待采集电压信号输入动态范围较宽，且极性各异，采用输入电压范围可调的信号预处理电路。信号预处／（）

。理电路如图２所示，信号放大倍数为ＲＲ１００×１００１×２

图２　信号预处理电路

２．２　信号采集模块

ＣＰＬＤ是在ＰＡＬ、ＧＡＬ等逻辑器件的基础上发展同以往的ＧＡ起来的，Ｌ、ＰＡＬ等相比，ＣＰＬＤ的规模比

９］

。采较大，适合于时序、组合等逻辑电路的应用场合［

图４　数据传输电路图

／ＳＴＭ３２Ｆ１０３ＶＢＴ６的所有ＩＯ端口兼容ＣＭＯＳ

和Ｔ在５Ｖ引脚上的输入电压最小值为－０．ＴＬ，３Ｖ，最大值为５．低电平电压范围为－０．高５Ｖ，５～０．８Ｖ，电平电压范围为２．经Ｅ０～５．０Ｖ，ＰＭ７１２８输出的数据直接与Ｓ简化了电路。ＴＭ３２Ｆ１０３ＶＢＴ６连接，３　软件设计

根据设计任务的要求，系统软件主要完成数据的采集、滤波处理、串口与Ｐ数据采集软件由信Ｃ机的通信，号采集与通信模块软件、上位机监控软件两部分组成。３．１　信号采集与通信模块软件设计

数据采集系统的固件驱动程序（又称单片机程序）是固化到Ｃ采用模块化设计，主要ＰＵ模块内的软件，模块包括：信号采集控制模块和数据传输模块两大部分。信号采集控制模块软件固化到Ｃ数据通ＰＬＤ中，信模块软件固化到ＳＴＭ３２中。

信号采集控制模块软件利用Ａｌｔｅｒａ公司的Ｑｕａｒ－

采用Ｖ主要ｔｕｓ开发软件实现，ｅｒｉｌｏＨＤＬ语言设计，ｇ　

用Ａｌｔｅｒａ公司的ＥＰＭ７１２８ＳＱＩ１００作为数据采集的控／负责信号采样、数据输入控制等。制芯片，ＡＤ转换、／ＥＰＭ７１２８ＳＱＩ１００具有１２８个宏单元，８４个用户ＩＯ管脚，工作电压为５．具有２管０Ｖ，５００个可用门和ＩＳＰ，　，，计数器速度可高达１可以脚间延迟为６．０ｎｓ２５ＭＨｚ很好地满足系统的需要。信号采集电路如图３所示

。

图３　信号采集电路图