组成原理重考试题(3)

西北农林科技大学计算机计算机组成原理考题

第3页共3页 ①CPU 执行一条指令的时间 ②CPU 从内存中取出一条指令的时间

③CPU 从内存中取出一条指令加上执行这条指令的时间

三、解释下列英文缩写的含义(5分) ①PC ②IR

③ALU

④MAR

⑤MDR

四、论述题：（共20分）

1．（10分）简单论述Cache 系统工作原理，Cache 系统需要解决的问题是什么？ 如何提高Cache 系统的命中率？

2．（5分）简单论述中断系统需要解决的问题。

⒊（5分）简单论述DMA 控制器工作过程。

五、计算题（15分） ⒈(5分)磁盘组有六片磁盘,没片有2个记录面,存储区域内经22厘米,外经33厘米,道密度为40道/厘米,内层密度为400位/厘米,问:

①共有多少存储面可以用?

②共有多少柱面?

③盘组总存储容量是多少?

⒉(5分)已知:X=-0.01111,Y=+0.11001,求[X]补, [-X]补, [Y]补, [-Y]补,X+Y=?

⒊(5分)已知:两浮点数X=0.1101×210, Y=0.1011×201,求:X+Y 试编写程序。 六、设计题：（共30分）

⒈ （5分）设CPU 内部有PC 、MAR 、CU 、MDR 、IR ，写出指令取指周期的全部微操作。

2. （5分）设机器字长32位，主存容量为1MB ，16个通用寄存器，共32条指令，请设计双地址指令格式，要求有立即数、直接、寄存器、寄存器间接、变址、相对六种寻址方式。

⒊（20分）某机器中，已知配有一个地址空间为0000H —1FFFH 的ROM 区域。现在使用一个RAM 芯片（8K ×4）形成一个16K ×8的SRAM 区域，起始地址为2000H 。假设RAM 芯片有CS#和WE#信号控制端。CPU 地址总线为A15—A0，数据总线为D7—D0，控制信号为R/W#，MREQ#（当存储器进行读或写操作时，该信号指示地址总线上的地址是有效的）。要求：

①设计存储器扩展方案（指出SRAM 需要几片，电路怎么连接）；

②画出ROM 和SRAM 同CPU 连接线路。