编码器和译码器

实验 译码器 优先编码器

实验内容3-8译码器和8-3 优先编码器 实验内容设计一个3-8译码器及其仿真代码 设计一个8-3优先编码器及其仿真代码 用modelsim进行仿真 modelsim 用quartus II进行综合(使用的FPGA器件为 Cyclone II EP2C70F896C6 )

实验报告要求给出实验步骤 给出设计源代码和仿真源代码 给出时序仿真结果(要有波形图) 给出综合结果(要有综合的结果) 给出仿真结果、实验结果分析和结论

译码器例子：RTL代码和测试代码

仿真结果示例