计算机的逻辑部件02

发布时间：2021-06-06

1-61

Review: 计算机的逻辑部件预备知识1、晶体三极管与反相电路、 2、逻辑运算与数字逻辑电路、 3、通过逻辑功能设计逻辑电路、 3.1、实际问题 -- 真值表、 3.2、真值表 -- 逻辑表达式、 3.3、逻辑表达式 -- 化简得：最简表达式化简得：、 3.4、最简表达式 -- 逻辑电路图、 4、三态门电路逻辑功能、真值表逻辑表达式输入信号与输出信号之间的关系。输入信号与输出信号之间的关系。化简最简表达式电路为什么能实现逻辑功能呢？电路为什么能实现逻辑功能呢？逻辑电路逻辑电路

2-61

《计算机组成原理》计算机的逻辑部件 ( 补充：数字电路 ) 补充：运算器控制器系统总线林楠存储器办公室：办公室：211 接口与通信办公电话：办公电话：0371-63888959 输入/输出设备输入输出设备电子邮件：电子邮件：linnan@

3-61

计算机的逻辑部件 1、组合逻辑电路(没有记忆功能) 、组合逻辑电路(没有记忆功能) 1.1、加法器、 1.2、算术逻辑单元、 1.3、编码器、译码器、编码器、 1.4、 1.4、数据选择器 2、时序逻辑电路(具有记忆功能) 、时序逻辑电路(具有记忆功能) 2.1、触发器、 2.2、寄存器、 2.3、计数器、 3、阵列逻辑电路(集成电路) 、阵列逻辑电路(集成电路)电路怎么能算题呢？电路怎么能算题呢？

4-61

计算机的逻辑部件计算机中常用的逻辑部件包括两大类：计算机中常用的逻辑部件包括两大类：组合逻辑电路

重点

组合逻辑电路的输出状态只取决于当前输入信号的状态，组合逻辑电路的输出状态只取决于当前输入信号的状态，与过去输的输出状态只取决于当前输入信号的状态入信号的状态无关，电路没有记忆功能。入信号的状态无关，即电路没有记忆功能。例如：加法器、例如：加法器、ALU、编码器、译码器、数据选择器等电路。、编码器、译码器、数据选择器等电路。时序逻辑电路时序逻辑电路的输出状态不仅和当时输入信号的状态有关，时序逻辑电路的输出状态不仅和当时输入信号的状态有关，还与的输出状态不仅和当时输入信号的状态有关以前输入信号的状态有关，电路具有记忆功能。以前输入信号的状态有关，即电路具有记忆功能。最基本的记忆电路是触发器。(电平触发器，边沿触发器等) 最基本的记忆电路是触发器。(电平触发器，边沿触发器等) 触发器。(电平触发器由基本的触发器可以构成寄存器，计数器等部件。由基本的触发器可以构成寄存器，计数器等部件。从逻辑部件的集成度和功能情况区分，组合和时序电路又分为：从逻辑部件的集成度和

功能情况区分，组合和时序电路又分为：集成度区分低集成度电路：晶体管数量比较少，只提供专用功能的器件；低集成度电路：晶体管数量比较少，只提供专用功能的器件；高集成度电路：晶体管数量比较多，功能更强、现场可编程。高集成度电路：晶体管数量比较多，功能更强、现场可编程。

5-61

6-61

计算机的逻辑部件组合逻辑电路组合逻辑电路: 组合逻辑电路: 任一时刻的输出状态只取决于该时刻各输入状态的组而与过去的输入状态无关。合，而与过去的输入状态无关。它由基本门电路组合而成，电路中没有记忆单元，没有反馈电路门电路组合而成没有记忆单元电路。它由基本门电路组合而成，电路中没有记忆单元，没有反馈电路。

每一个输出变量是全部或部分输入变量的函数：或部分输入变量的函数： L 1 = f 1 ( A 1 、 A 2 、… 、 A i ) L 2 = f 2 ( A 1 、 A 2 、… 、 A i ) …… L j = f j ( A 1 、 A 2 、… 、 A i ) A1 A2 Ai 组合逻辑电路 L1 L2 Lj

…

7-61

8-61

1.1、加法器、

加法器是计算机中最常用、最基本的组合逻辑电路。加法器是计算机中最常用、最基本的组合逻辑电路。是计算机中最常用

功能：主要完成两个补码数据的相加运算。功能：主要完成两个补码数据的相加运算。补码数据运算减法：计算机中没有专门用于减法的减法器，减法：计算机中没有专门用于减法的减法器，因为减法运算也是使用加法器电路实现。因为减法运算也是使用加法器电路实现。例如：例如：A 减 B 等于 A 加 B 的反乘除法：也可以通过多次的循环迭代，利用加法器完成。乘除法：也可以通过多次的循环迭代，利用加法器完成。或者使用专门的电路实现。或者使用专门的电路实现。12 — 7 5 12 + 3 15 128 — 40 88 128 +

60 188

以10为模为模

以100为模为模

9-61

1.1、加法器、半加器不考虑进位输入时，两个数Xn,Yn相加称为半加。不考虑进位输入时，两个数相加称为半加。逻辑表达式：逻辑表达式：Hn=XnYn+XnYn = Xn ⊕ Yn

011010001 +100100011 1

半加器可用反相门及与或非门来实现，也可用异或门来实现。半加器可用反相门及与或非门来实现，也可用异或门来实现。反相门来实现异或门来实现

两输入一输出

半加器的功能表及逻辑图

10-61

1.1、加法器、一位全加器：一位全加器：三个输入：三个输入：本位两个二进制数 Xn,Yn + 低一位送上的进位信号 C n-1; 两个输出：两个输出：本位和 Fn ,往高一位的进位信号 Cn。

进位信号111 进位信号 011010001 +100100011 01

11-61

1.1、加法器、一位全加器 Fn=XnYnCn-1+XnYnCn-1+XnYnCn-1+XnYnCn-1 Cn=XnYnCn-1+XnYnCn-1+XnYnCn-1+XnYnCn-1

重点

Fn = Xn ⊕ Yn ⊕ Cn-1

三输入两输出

全加器的功能表及逻辑图

12-61

1.1、加法器、相连可得n位加法器将n个一位全加器相连可得位加法器，完成对多位数的相加运算。个一位全加器相连可得位加法器，完成对多位数的相加运算。各数据位之间的进位信号是串行传送的被称为串行进位。各数据位之间的进位信号是串行传送的，被称为串行进位。进位信号是串行传送串行进位本位全加和必须等低位进位低位进位C 来到后才能进行；本位全加和Fi 必须等低位进位 i-1 来到后才能进行；全加和因此，当加法器的位数较多时，会使加法运算的速度大大降低。因此，当加法器的位数较多时，会使加法运算的速度大大降低。

13-61

1.1、加法器、

重点

超前进位加法器(当前计算机中使用的) 超前进位加法器(当前计算机中使用的) 从加快进位信号的传送速度考虑，可以实现多位的并行进位并行进位。从加快进位信号的传送速度考虑，可以实现多位的并行进位。即各位之间几乎同时产生送到高位的进位输出信号。即各位之间几乎同时产生送到高位的进位输出信号。采用“超前进位产生电路”来同时形成各位进位，从而实现快速加法。采用“超前进位产生电路”来同时形成各位进位，从而实现快速加法。只要同时输入X 几乎同时输出C 只要同时输入 1~X4,Y1~Y4和C0,几乎同时输出 1~C4和F1~ F4。

14-61

1.1、加法器、超前进位产生电路

只要满足下述两条件中任一个，就可形成进位C 只要满足下述两条件中任一个，就可形成进位 1: 进位 1)X1=1 Y1=1 2)( X1=1 或 Y1=1) 且 C0=1 ) ) ) C1=X1Y1 + (X1+Y1)C0 只要满足下述条件中任一个即可形成进位 2: 只要满足下述条件中任一个即可形成进位C 进位 1) X2

=1 Y2=1 ) 2)(X2=1 或 Y2=1) 且( X1=1 Y1=1) ) ) ) 3)(X2=1 或 Y2=1)且( X1=1 或 Y1=1 )C0=1。 ) ) 。 C2=X2Y2+(X2+Y2)X1Y1+(X2+Y2)(X1+Y1)C0 C3=X3Y3+(X3+Y3)X2Y2+(X3+Y3)(X2+Y2)X1Y1+(X3+Y3)(X2+Y2)(X1+Y1)C0 C4=X4Y4+(X4+Y4)X3Y3+(X4+Y4)(X3+Y3)X2Y2+(X4+Y4)(X3+Y3)(X2+Y2)X1Y1 +(X4+Y4)(X3+Y3)(X2+Y2)(X1+Y1)C0

15-61

1.1、加法器、超前进位产生电路假设 Pi=Xi+Yi Gi=Xi·Yi Pi=Xi+Yi Gi=Xi·Yi

代入C 公式，便可得：代入 1~C4 公式，便可得： C1=G1+P1C0 C2=G2+P2G1+P2P1C0 C3=G3+P3G2+P3P2G1+P3P2P1C0 C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0

16-61

1.1、加法器、超前进位产生电路 Pi=Xi+Yi Gi=Xi·Yi

17-61

18-61

1.2、算术逻辑单元、

重点

计算机不仅要完成对数值数据的算术运算功能(加、减、乘、除), 计算机不仅要完成对数值数据的算术运算功能( 算术运算功能还要完成对逻辑数据的逻辑运算功能(与、或、非运算等)。还要完成对逻辑数据的逻辑运算功能( 非运算等)。逻辑运算功能我们把实现算术运算功能和逻辑运算功能的电路合并到一起，我们把实现算术运算功能和逻辑运算功能的电路合并到一起，算术运算功能到一起用同一套电路实现，就是算术逻辑单元(简称ALU) 用同一套电路实现，就是算术逻辑单元(简称 ) 算术逻辑单元算术逻辑单元是一种功能较强的组合逻辑电路；算术逻辑单元是一种功能较强的组合逻辑电路；是一种功能较强的组合逻辑电路用与、或、非等门电路实现。用与、非等门电路实现。算术逻辑单元的基本逻辑结构：超前进位加法器。算术逻辑单元的基本逻辑结构：超前进位加法器。的基本逻辑结构 (通过改变加法器的Gi和Pi来获得多种运算能力。) 通过改变加法器的来获得多种运算能力。) 多位ALU不仅产生算术逻辑运算的结果，还给出结果的特征情况。多位不仅产生算术逻辑运算的结果，还给出结果的特征情况。不仅产生算术逻辑运算的结果例如：算术运算是否产生了向更高位的进位，结果是否为零，结果的例如：算术运算是否产生了向更高位的进位，结果是否为零进位符号为正还是为负，是否溢出等。符号为正还是为负是否溢出等溢出对逻辑运算通常只能检查结果是否为零，不存在进位和溢出等问题。对逻辑运算

通常只能检查结果是否为零，不存在进位和溢出等问题。

19-61

M是状态控制端，是状态控制端，是状态控制端 M=1,执行逻辑运算执行逻辑运算 M=0,执行算术运算执行算术运算 Cn是ALU的最低位进位输入的最低位进位输入

A3~A0,B3~B0是参加运算的两个数 S0~S3是运算选择控制端，是运算选择控制端，决定电路执行哪种算术运算或哪种逻辑运算。或哪种逻辑运算。

F3~F0是运算结果

四位ALU中规模集成电路逻辑图中规模集成电路逻辑图四位

20-61

S0~S3是运算选择控制端，是运算选择控制端， M是状态控制端，是状态控制端，是状态控制端决定电路执行哪种算术运算 M=1,执行逻辑运算 1.2、算术逻辑单元执行逻辑运算、或哪种逻辑运算。 M=0,执行算术运算或哪种逻辑运算。执行算术运算

A3~A0,B3~B0是参加运算的两个数 Cn是ALU的最低位进位输入的最低位进位输入

正 S3 0 0 0 0 0 0 0 0 S2 0 0 0 0 1 1 1 1 S1 0 0 1 1 0 0 1 1 S0 0 1 0 1 0 1 0 1 M=1 逻辑运算 A A+B A·B “0” A·B B A B ⊕ A·B A A+B A+B 减1 A加(A·B) 加 Cn=1

逻 M=0

辑算术运算 Cn=0 A+1 (A+B)加1 加 (A+B)加1 加 “0” A加(A·B)加1 加加 (A·B)加(A+B)加1 加加 A减B 减 A· B