触发器与时序逻辑电路 77页
时间：2025-02-23
触发器与时序逻辑电路 77页
电子技术基础主编 李中发 制作 李中发2004年1月
触发器与时序逻辑电路 77页
第8章 触发器与时序逻辑电路
学习要点 触发器的工作原理及逻辑功能
时序逻辑电路的分析方法 寄存器、计数器的工作原理及构成
555定时器的工作原理及其应用
触发器与时序逻辑电路 77页
第8章 触发器与时序逻辑电路 8.1 双稳态触发器8.2 寄存器
8.3 计数器8.4 555定时器
触发器与时序逻辑电路 77页
8.1 双稳态触发器触发器是构成时序逻辑电路的基本逻辑部件。 它有两个稳定的状态：0状态和1状态； 在不同的输入情况下，它可以被置成0状 态或1状态； 当输入信号消失后，所置成的状态能够保 持不变。 所以，触发器可以记忆1位二值信号。根据逻 辑功能的不同，触发器可以分为RS触发器、 D触发器、JK触发器、T和T´触发器；按照结 构形式的不同，又可分为基本RS触发器、同 步触发器、主从触发器和边沿触发器。
触发器与时序逻辑电路 77页
8.1.1 RS触发器1、基本RS触发器信号输出端，Q=0、Q=1的状态称0 状态，Q=1、Q=0的状态称1状态，Q Q
电 路 组 成 和 逻 辑 符 号
Q & & SD
Q RD
SD (a) 电路组成
RD (b) 逻辑符号
信号输入端，低电平有效。
触发器与时序逻辑电路 77页
工作原理Q
0
1
Q
RD
SD
Q
0& &
1
0
SD
1
0
RD
(1) RD 0 、 S D 1 。由于 RD 0 ,不论 Q 为 0 还是
Q Q 1,都有Q 1 ;再由 S D 1 、 1 可得 0 。即不论触发器原来处于什么状态都将变成 0 状态，这种情况称将触 R 发器置 0 或复位。由于是在D 端加输入信号(负脉冲)将
R 触发器置 0,所以把 D 端称为触发器的置 0 端或复位端。
触发器与时序逻辑电路 77页
Q
1
0
Q
RD
SD
Q
0& &
1 0
01
1RD
SD
0
1
(2) RD 1 、 S D 0 。由于 S D 0 ,不论 Q
为 0 还是
Q 1,都有 Q 1 ;再由 RD 1 、 Q 1 可得 0 。即不论触发器原来处于什么状态都将变成 1 状态，这种情况称将触 S 发器置 1 或置位。由于是在D 端加输入信号(负脉冲)将
S 触发器置 1,所以把 D
端称为触发器的置 1 端或置位端。
触发器与时序逻辑电路 77页
Q
1 0
0 1
Q
RD
SD
Q
0& &
1 0 1
01 不变
1 1RD
SD
1
1
(3) RD 1 、 S D 1 。根据与非门的逻辑功能不难推 知，当 RD 1 、 S D 1 时，触发器保持原有状态不变， 即原来的状态被触发器存储起来，这体现了触发器具有 记忆能力。
触发器与时序逻辑电路 77页
Q
1
?
1
Q
RD
SD
Q
0&
1 0 1
01 不变 不定
&
1 1RD
SD
0
0
0
0
(4) RD 0 、 S D 0 。这种情况下两个与非门的输出端 Q 和 Q 全为 1,不符合触发器的逻辑关系。并且由于与非门延 迟时间不可能完全相等，在两输入端的 0 信号同时撤除后， 将不能确定触发器是处于 1 状态还是 0 状态。所以触发器不 允许出现这种情况，这就是基本 RS 触发器的约束条件。
触发器与时序逻辑电路 77页
RD
SD
功 能 表
Q 不定 0 1 不变
功能 不允许 置0 置1 保
持
0 0 1 1
0 1 0 1
基本RS触发器的特点(1)触发器的次态不仅与输入信号状态有关，而且与触 发器原来的状态有关。 (2)电路具有两个稳定状态，在无外来触发信号作用时， 电路将保持原状态不变。 (3)在外加触发信号有效时，电路可以触发翻转，实现 置0或置1。 (4)在稳定状态下两个输出端的状态和必须是互补关系， 即有约束条件。
触发器与时序逻辑电路 77页
2、同步RS触发器Q Q
G1 & SD G3 &
& G2 RD & G4 Q Q SD S C R RD
S (a)
C
R (b) 逻辑符号
电路构成
C=0时，触发器保持原来状态不变。 C=1时，工作情况与基本RS触发器相同。
触发器与时序逻辑电路 77页
功能表C 0 1 1 1 1 R × 0 0 1 1 S × 0 1 0 1 Qn+1 Qn Qn 1 0 不定 功能 保持 保持 置1 置0 不允许
在数字电路中，凡根据输入信号R、S情况的 不同，具有置0、置1和保持功能的电路，都 称为RS触发器。
触发器与时序逻辑电路 77页
主 要 特 点 波 形 图
(1)时钟电平控制。在CP=1期间接收输入信号， CP=0时状态保持不变，与基本RS触发器相比，对触 发器状态的转变增加了时间控制。 (2)R、S之间有约束。不能允许出现R和S同时为1 的情况，否则会使触发器处于不确定的状态。
1 C R S Q不 变
2
3
4
置 1
不 置 变 0
不 置 不 变 1 定
触发器与时序逻辑电路 77页
3、计数式RS触发器
Q S C
Q R
设触发器的初始状态为0。根据同步RS触发器的逻辑功能可 知，第1个时钟脉冲C到来时，因R=Q=0、S=Q=1,所以触发
器状态翻转为1,即R=Q=1、S=Q=0;第2个时钟脉冲C到来时，触发器状态翻转为0,即R=Q=0、S=Q=1。由此可见， 每输入一个时钟脉冲C,触发器状态翻转一次，故称为计数
式RS触发器，计数式触发器常用来累计时钟脉冲C的个数。
触发器与时序逻辑电路 77页.doc
将本文的Word文档下载到电脑
